Tests pour les sous-systèmes et les modèles référencés
« Tests pour les sous-systèmes et les modèles référencés » dans Simulink® Design Verifier™ fait référence à la capacité de l’outil à générer des cas de test spécifiquement pour certains sous-systèmes et modèles référencés au sein d’un modèle Simulink plus volumineux. Cette fonctionnalité permet aux utilisateurs de se concentrer sur des composants spécifiques d’un modèle, en veillant à ce que chaque partie réponde à ce que l’on attend d’elle et fonctionne correctement. En isolant et en testant ces composants, les utilisateurs peuvent effectuer des vérifications plus ciblées, identifier rapidement les problèmes et améliorer la fiabilité et les performances globales du système.
Rubriques
- What Is Component Verification?
An overview of the two approaches to component verification.
- Generate Test Cases for a Subsystem
Analyze an individual subsystem.
- Generate Test Cases for a Reusable Library Subsystem
Analyze a reusable library subsystem.
- Achieve Missing Coverage in Subsystems and Model Blocks
Explains how to convert subsystems to Model blocks before attempting to achieve missing coverage.
- Use Test Generation Advisor to Identify Analyzable Components
Use the Test Generation Advisor to guide model and component analysis.
- Analyze a Stateflow Atomic Subchart
Analyzing an atomic subchart using Simulink Design Verifier software.
