Objectif: Introduire le traitement du signal numérique et les FPGA. Comprendre l'architecture globale des FPGA et pourquoi les FPGAs ne sont adaptés qu'à l'implémentation d'algorithmes DSP.

• De la logique discrète aux FPGAs - Un peu d'histoire!
• Le système DSP générique
• Examen des coeurs et processeurs DSP
• ASICs spécialisé et semi-spécialisé
• System-on-chip (SOC)
• FPGA flexibilité et fonctionnalités
• FPGAs vs DSPs programmables

Objectif: Revoir les concepts fondamentaux du théorème d'échantillonnage, la quantification, l'analyse de Fourier et la conception de filtre numérique.

• Aliasing et filtres de reconstruction
• Pas d'échantillonnage et taille de mots
• Notation du domaine Z et analyse fondamentale
• Filtres FIR et IIR
• Conception et spécification de filtres FIR et IIR
• Techniques de suréchantillonnage (sigma delta)

Objectif: Explorer les différentes familles et architectures de FPGA Xilinx. Fournir une introduction aux FPGAs Spartan 3 et Virtex-5.

• L'évolution de la technologie FPGA
• Taux d'horloge, de données et pas d'échantillonnage
• Mémoire et registre de FPGA
• Blocs d'entrée/sortie et FPGA
• Blocs Bits, Slices and Configurable Logic
• Evaluation des performances de MIPs similaires
• Familles de FPGA et sources

Objectif: Comprendre les tranches DSP, les ressources d'horloge et la consommation d'énergie.

• Construction de lignes de retard et de registres à décalage
• Utilisation de la RAM (mémoire) des FPGAs
• Série vers parallèle et Parallèle vers série
• Multiplexeurs pour la sélection de canal
• Additionneurs complets, circuit logique, et arbres d'additionneurs
• Multiplieurs: Décalage et Addition; Basé sur la ROM
• Implémentation efficace de multiplieurs

Objectif: Comprendre l'arithmétique en virgule fixe binaore. Associer les opérations arithmétiques au matériel FPGA Xilinx.

• Arithmétique du complément à 2 en virgule fixe
• Additionneurs fondamentaux et tableaux de multiplieurs
• Division et tableaux de racines carrées….pas si facile!
• Problèmes de taille de mot et arithmétique virgule fixe
• Saturation et wraparound
• Overflow et underflow

Objectif: Revoir la représentation des algorithmes DSP en utilisant le graphe de flux de signal. Utiliser la méthode de Cut Set pour améliorer les performances temporelles. Implémenter des filtres FIR parallèles et séries.

• Graphe de flux de signal de filtre numérique/DSP
• Latence, retards et "anti-retards"!
• Re-timing: Cut-set et mise à l'échelle de retard
• Le FIR transposé
• Pipelining et architecture multicanaux
• Topologies SFG pour FPGAs

Objectif: Discuter la théorie et l'implémentation FPGA de la Transformée de Fourier Rapide (FFT).

• DFT, FFT et IFFT
• Architectures FPGA pour la FFT
• Augmentation de la taille des mots et précision pour la FFT

Objectif: Développer une structure polyphasé pour une implémentation efficace d'un filtre multi-taux. Utiliser le filter CIC pour l'interpolation et la décimation.

• Sur-échantillonnage et filtres d'interpolation
• Sous-échantillonnage et filtres de décimation
• Arithmétique efficace pour l'implémentation FIR
• Intégrateurs et différentiateurs
• Filtres demi-bande, moyenne glissante et peigne
• Filtre Cascade Integrator Comb (CIC) (Hogenauer)
• Arithmétique efficace pour le filtrage IIR

Objectif: Introduire l'algorithme CORDIC pour le calcul de diverses fonctions trigonométriques.

• Mode de rotation et mode vecteur CORDIC
• Calcul des fonctions cosinus et sinus
• Calcul de la norme et l'angle d'un vecteur
• Architecture pour l'implémentation d'un FPGA

Objectif: Introduire l'algorithme LMS pour le traitement de signal adaptatif. Illustrer l'algorithme QR comme une technique de moindre carrés récursifs (RLS) et pourquoi il est particulièrement adapté pour l'implementation sur FPGA.

• Applications adaptatives (égalisation, beamforming)
• Algorithmes LMS et implémentation parallèle
• Algorithmes LMS non-canoniques
• Algèbre linéaire; résoudre des systèmes d'équations linéaires
• L'algorithme QR pour le traitement de signal adaptatif
• Conditions pour le traitement QR et problèmes numériques

Objectif: Revoir la modulation quadrature et la formation d'impulsions. Discuter l'implémentation d'oscillateurs numériquement contrôlés.

• Quaternary Phase Shift Keying (QPSK)
• Filtres de transmission/réception - Root Raised Cosinus
• Sous-échantillonnage et sous-conversion numérique
• Sur-conversion numérique directe
• Etapes IF numériques (et systèmes fs/4)
• Oscillateurs contrôles numériquements (NCO)
• Partitionnement de la conception pour FPGAs

Objectif: Traiter la récupération des symboles de timing, la récupération de phase de porteuse, la récupération de fréquence de porteuse et la synchronisation de trame.

• Récupération de porteuse, boucles de quadrature et Costas, PLLs
• Rotation de phases; Conversion de pas d'échantillonnage
• Récupération des symboles de timing, détection de porte tôt/tard
• Timing de boucle à retard verrouillé et synchronisation