Dates et Inscription

Conditions préalables

Simulink pour la Modélisation de Systèmes et d'Algorithmes (ou Simulink pour la conception de Système dans l'Automobile ou Simulink pour la conception de Système dans l'Aéronautique) et une connaissance pratique de la programmation C et HDL.

Programmation de SoCs Xilinx Zynq avec MATLAB et Simulink

Cette formation de deux jours montre comment développer et configurer des modèles Simulink^® et les déployer sur une carte Xilinx^® Zynq^®-7000 All Programmable SoC. Ce cours a pour cible les utilisateurs Simulink souhaitant générer, valider, et déployer du code embarqué et du code pour le codesign software/hardware avec Embedded Coder^® et HDL Coder^™.

Une carte ZedBoard^™ est fournie à chaque participant et utilisée durant la formation. Vous repartirez avec cette carte à l'issu de cette formation.

Les sujets traités sont:

Vue d'ensemble de la plateforme Zynq et de son environnement de configuration
Introduction à Embedded Coder et HDL Coder
Génération de base IP et le déploiement
Utilisation de l'interface AXI4-Stream
Vérification Processor-in-the-loop
Interface des données pour les applications en temps réel
Intégration de pilotes
Designs de référence personnalisés

Voir le détail des formations

Pré-requis

Jour 1
Aperçu et configuration de l'environnement Zynq	Objectif: Configurer la plateforme Zynq-7000 et l'environnement MATLAB. Aperçu de la Zynq-7000 Préparation de la plateforme Zynq et des logiciels Configurer l'environnement MATLAB Tester la connectivité avec le matériel Zynq
Introduction à Embedded Coder et HDL Coder	Objectif: Configurer les modèles Simulink pour la génération automatique de code embarqué et comprendre le code généré. Architecture d'une application embarquée Génération de code ERT Modules de code Les structures de données du code généré Configurer un modèle Simulink pour la génération de code HDL Utiliser le HDL Workflow Advisor
Génération de base IP et le déploiement	Objectif: Utiliser HDL Workflow Advisor pour la configuration de modèle Simulink, pour générer et compiler les codes HDL et C, et les déployer vers la plateforme Zynq. Configurer un sous-système pour la logique programmable Configurer les interfaces et périphériques cible Génération de base IP et intégration avec SDK Compiler et déployer le bitstream du FPGA Générer et déployer un modèle d'interface logiciel Réglages de paramètres en mode externe
Utilisation de l'interface AXI4	Objectif: Utiliser divers interfaces AXI pour la communication de données entre le processeur et la logique programmable. Aperçu de l'interface AXI Applications AXI4-Lite Utilisation du AXI4-Stream Considérations sur les performances AXI4
Vérification Processor-in-the-loop (PIL)	Objectif: Utiliser le PIL pour vérifier l'algorithme s'exécutant sur la plateforme Zynq et profiler le temps d'exécution de cet algorithme. Le workflow Processor-in-the-loop (PIL) sur Zynq Vérification PIL avec les modèles de référence Profiler le code exécuté avec le PIL Considérations sur le PIL

Jour 2
Interface de données pour les applications temps réel	Objectif: Utiliser l'interface UDP pour le transfert de données entre Simulink et l'application temps réel s'exécutant sur la plateforme Zynq. Aperçu de l'interface des données Configurer les blocs UDP pour le transfert de données Synchroniser les données entre Simulink et Zynq Interface avec AXI Stream Partitionnement de la conception Considérations sur l'interface
Intégration de pilotes de cartes	Objectif: Développer des interfaces pour pilotes de carte pour intégrer les périphériques. Workflow pour développer des pilotes Utiliser le Legacy Code Tool Interface GPIO Compilation croisée de pilotes
Designs de référence personnalisés	Objectif: Créer et packager des IP réutilisables pour Vivado et enregistrer des cartes et des designs de référence personnalisés. Motivations pour les designs de référence personnalisés Création d'IP réutilisables pour Vivado Aperçu des designs de référence Personnaliser un design de référence Enregistrer une carte et un design de référence personnalisés

Session garantie

Lorsque vous vous inscrivez à une de ces formations, vous pouvez compter sur le fait qu'elle ne sera pas annulée ou reportée pour une raison quelconque.

Dates et Inscription

Résultats 1 - 5 sur 5

Dates	Lieu	Langue	Prix
01 oct, 2019- 02 oct, 2019	Corée (République), Gangnam, Seoul	Korean	KRW 1,125,000
03 oct, 2019- 04 oct, 2019	Suède, Stockholm (City) Inscrivez-vous aujourd'hui - 4 place(s) disponible(s)	English	SEK 18,000
10 oct, 2019- 11 oct, 2019	Japon, 名古屋市	Japanese	JPY 180,000
11 nov, 2019- 12 nov, 2019	US, New Mexico, Albuquerque	English	USD 1,950
05 déc, 2019- 06 déc, 2019	Allemagne, Dresden	English	EUR 1,800

Résultats 1 - 5 sur 5

La tarification s’applique aux achats et à l’utilisation en États-Unis, Pour plus d’informations sur nos tarifs dans d’autres pays, contactez notre service commercial. Nos tarifs n’incluent pas les taxes de vente, les taxes d’utilisation, les accises, les taxes sur la valeur ajoutée et d’autres taxes. Les taxes, droits, prélèvements, cotisations et autres frais administratifs en vigueur exigibles dans le cadre de cet achat figureront sur la commande. Consultez nos conditions générales de vente sur les formations MathWorks pour plus d’informations.