Objectif: Configurer la plateforme Zynq-7000 et l'environnement MATLAB.

• Aperçu de la Zynq-7000
• Préparation de la plateforme Zynq et des logiciels
• Configurer l'environnement MATLAB
• Tester la connectivité avec le matériel Zynq

Objectif: Configurer les modèles Simulink pour la génération automatique de code embarqué et comprendre le code généré.

• Architecture d'une application embarquée
• Génération de code ERT
• Modules de code
• Les structures de données du code généré
• Générer du code HDL avec HDL Workflow Advisor
• Configurer un modèle Simulink pour la génération de code HDL
• Utiliser le HDL Workflow Advisor

Objectif: Utiliser HDL Workflow Advisor pour la configuration de modèle Simulink, pour générer et compiler les codes HDL et C, et les déployer vers la plateforme Zynq.

• Configurer un sous-système pour la logique programmable
• Configurer les interfaces et périphériques cible
• Génération de base IP et intégration avec EDK
• Compiler et déployer le bitstream du FPGA
• Générer et déployer un modèle d'interface logiciel
• Réglages de paramètres en mode externe

Objectif: Utiliser divers interfaces AXI pour la communication de données entre le processeur et la logique programmable.

• Aperçu de l'interface AXI
• Applications AXI4-Lite
• Utilisation du AXI4-Stream
• Considérations sur les performances AXI4

Objectif: Utiliser le PIL pour vérifier l'algorithme s'exécutant sur la plateforme Zynq et profiler le temps d'exécution de cet algorithme.

• Le workflow PIL (Processor-in-the-loop) sur Zynq
• Vérification PIL avec les blocs PIL
• Vérification PIL avec les références de modèle
• Vérification PIL avec les modèles PIL haut niveau
• Profiler le code exécuté avec le PIL
• Partitonnement de la conception avec le PIL
• Considérations sur le PIL

Objectif: Utiliser l'interface UDP pour le transfert de données entre Simulink et l'application temps réel s'exécutant sur la plateforme Zynq.

• Aperçu de l'interface des données
• Configurer les blocs UDP pour le transfert de données
• Synchroniser les données entre Simulink et Zynq
• Interface avec AXI Stream
• Partitionnement de la conception
• Considérations sur l'interface

Objectif: Développer des interfaces pour pilotes de carte pour intégrer les périphériques.

• Workflow pour développer des pilotes
• Utiliser le Legacy Code Tool
• Interface GPIO
• Compilation croisée de pilotes

Objectif: Créer et packager des IP réutilisables pour Vivado et enregistrer des cartes et des designs de référence personnalisés.

• Motivations pour les designs de référence personnalisés
• Création d'IP réutilisables pour Vivado
• Aperçu des designs de référence
• Personnaliser un design de référence
• Enregistrer une carte et un design de référence personnalisés