Génération de code HDL

Générer du code HDL à partir de modèles Simulink^® et de code MATLAB^®

Les fonctionnalités de HDL Coder™ permettent d’implémenter des designs de systèmes de communications sur des FPGA ou des ASIC. Vous pouvez générer du code VHDL^® et Verilog^® synthétisable et portable mais aussi des test benches VHDL et Verilog pour simuler, tester et vérifier rapidement le code généré. Vous pouvez générer du code à partir de designs Simulink ou MATLAB. Les éléments supportés comprennent la détection et la correction des erreurs, la modulation, les filtres, les opérations mathématiques et sur les signaux ainsi que d’autres algorithmes optimisés en termes d’utilisation des ressources et de performance, par exemple le bloc NCO (DSP HDL Toolbox). Pour un exemple simple montrant comment générer du code HDL, veuillez consulter Programmable FIR Filter for FPGA.

Pour débugger vos designs dans Simulink ou MATLAB, utilisez l’affichage de formes d’onde dans Logic Analyzer.

Rubriques

Find Blocks That Support HDL Code Generation
Filter for blocks that support HDL code generation in the Simulink library browser and in documentation.
Wireless Communications Design for ASICs, FPGAs, and SoCs
Design wireless communication algorithms for hardware by using Wireless HDL Toolbox™ blocks.

Outil de visualisation Simulink

Logic Analyzer

Visualize, measure, and analyze transitions and states over time

Informations connexes

HDL Coder

Exemples présentés

HDL Neural Network Design for Digital Predistorter

Use neural-network-based (NN-based) digital predistorter (DPD) to compensate effects of nonlinearities in power amplifier.

Deploy and Verify HDL Neural Network Based DPD on FPGA

Deploy neural-network-based digital predistorter (NN DPD) algorithm and verify using OFDM signal.

Modulation Classification by Using FPGA

Deploy a pretrained convolutional neural network (CNN) for modulation classification to the Xilinx^® Zynq^® UltraScale+™ MPSoC ZCU102 Evaluation Kit.

Ouvrir le live script

HDL QPSK Transmitter and Receiver

Implement a QPSK transmitter and receiver for HDL code generation and hardware implementation.

Ouvrir le modèle

HDL QAM Transmitter and Receiver

Implement a 64-QAM transmitter and receiver for HDL code generation and hardware implementation.

Ouvrir le live script

Generate HDL Code for Viterbi Decoder

Implement the Viterbi decoding algorithm for HDL code generation and hardware implementation.

Ouvrir le live script

Airplane Tracking with ADS-B Captured Data

Implement an Automatic Dependent Surveillance-Broadcast (ADS-B) receiver for HDL code generation and hardware implementation.

Ouvrir le modèle