J-K Flip-Flop
Modéliser une bascule J-K à déclenchement sur front descendant
Bibliothèques :
Simulink Extras / Flip Flops
Description
Le bloc J-K Flip-Flop modélise une bascule J-K à déclenchement sur front descendant. Le bloc J-K flip-flop inclut trois entrées : J, K et CLK. Sur le front négatif (descendant) du signal d’horloge (CLK), le bloc J-K Flip-Flop publie Q et son complément, !Q, selon la table de vérité suivante. Dans cette table de vérité, Qn-1 est la sortie au pas de temps précédent.
Remarque
Le bloc J-K Flip-Flop traite une entrée non nulle comme vraie (1).
| J | K | Q n | !Q n |
|---|---|---|---|
| 0 | 0 | Q n-1 | !Q n-1 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | !Q n-1 | Q n-1 |
Quand J est à 1 et K est à 0, la bascule passe à l’état « set » (Qn est égal à 1). Quand J est à 0 et K est à 1, la bascule passe à l’état « reset » (Qn est égal à 0). Quand J et K sont tous les deux à 0, la bascule reste à l’état précédent (Qn et égal à Qn-1). Quand J et K sont tous les deux à 1, la bascule permute (Qn est le complément de Qn-1).
Signaux logiques en tant que types de données booléens ou doubles
Le paramètre de configuration Implement logic signals as boolean data (vs. double) a une incidence sur les types de données d’entrée et de sortie du bloc J-K Flip-Flop car ce dernier est un sous-système masqué qui utilise le bloc Combinatorial Logic. Pour plus d’informations sur ce paramètre de configuration, consultez Implement logic signals as Boolean data (vs. double).
Ports
Entrée(s)
Sortie(s)
Paramètres
Historique des versions
Introduit dans R2008b
Voir aussi
S-R Flip-Flop | Clock | D Latch | D Flip-Flop