Contenu principal

Fondamentaux de la génération de tests

Créer des cas de test pour valider le comportement du modèle

Simulink® Design Verifier™ est un outil puissant qui vous permet d’améliorer la fiabilité et la robustesse des modèles Simulink grâce à la génération automatisée de tests. La fonctionnalité de génération de tests facilite la création de cas de test complets qui visent à découvrir les erreurs de design, à valider le comportement du modèle et à assurer la couverture de toutes les exigences fonctionnelles. S’appuyant sur des méthodes formelles, Simulink Design Verifier explore systématiquement la représentation d’état du modèle pour identifier les scénarios de test critiques, réduisant ainsi les efforts de test manuel et accélérant le processus de vérification. Vous pouvez suivre les étapes fondamentales décrites pour générer et utiliser efficacement les cas de test. Votre modèle répond ainsi aux critères de design spécifiés et fonctionne comme prévu.

Blocs

développer tout

Test ConditionConstrain signal values in test cases
Test ObjectiveDefine custom objectives that signals must satisfy in test cases
DetectorDetect true duration on input and construct output true duration based on output type
ExtenderExtend true duration of input
ImpliesSpecify condition that produces a certain response
Within ImpliesVerify response occurs within desired duration
Verification SubsystemSpecify proof or test objectives without impacting simulation results or generated code

Fonctions

développer tout

sldvoptionsCreate design verification options object
sldv.conditionTest condition function for Stateflow charts and MATLAB Function blocks
sldv.testTest objective function for Stateflow charts and MATLAB Function blocks
sldvextractExtract subsystem or subchart contents into new model for analysis
sldvtimerIdentify, change, and display timer optimizations
sldvoptionsCreate design verification options object
sldvrunAnalyze model
sldvlogsignalsLog simulation input port values
sldvgencovAnalyze models to obtain missing model coverage
sldvgenspreadsheetGenerate spreadsheet containing test cases (depuis R2022b)
sldvruntestSimulate model by using input data
sldvruntestoptsGenerate simulation or execution options for sldvruntest or sldvruncgvtest
sldvharnessoptsDefault options for sldvmakeharness
sldvmakefilterGenerate filter file containing justification rules for objectives with Unsatisfiable, Dead Logic, Falsified, Falsified - No Counterexample, or Error - Needs Simulation status in sldvData file (depuis R2022a)
sldvmakeharnessGenerate harness model
sldvmergeharnessMerge test cases and initializations into one harness model
sldvreportGenerate Simulink Design Verifier report
sldvchecksumReturns checksum of model (depuis R2021a)

Rubriques