FPGA/ASIC 설계를 위한 자동 HDL 코드생성 및 검증 - MATLAB & Simulink
현재 시간 0:00
지정 기간 43:14
로드됨: 0%
스트리밍 유형 라이브
남은 시간 43:14
 
1x
  • 챕터
  • 제품 설명 끄기, 선택됨
  • 서브타이틀 끄기, 선택됨
  • en (Main), 선택됨

    FPGA/ASIC 설계를 위한 자동 HDL 코드생성 및 검증

    본 웨비나에서는 HDL Coder 및 HDL Verifier를 활용하여 Simulink 모델에서 자동으로 코드를 생성하고 생성된 코드를 검증하는 방법을 소개합니다. HDL Coder는 알고리즘을 FPGA/ASIC에 구현할 수 있게 해 주며 HDL Verifier는 생성된 코드를 외부 시뮬레이션 툴을 이용하여 검증하거나 FPGA에 구현하여 Simulink와 연동을 통해 검증할 수 있도록 해 줄 것입니다.

    녹화 날짜: 2016년 4월 22일

    피드백

    Up Next:

    HDL 코드 생성의 최적화 (48:49)

    Related Videos:

    모터제어를 위한 FPGA/SoC 개발 워크플로우 (55:11)
    MATLAB 및 Simulink를 사용한 FPGA, ASIC 및 SoC 개발 (37:36)
    MathWorks 미니드론 대회: 대회 소개 (3:54)
    강화 학습이란? | 강화 학습 Part 1 (14:05)

    관련 비디오 더 보기