Contenu principal

isinf

Déterminer quels éléments d’un tableau sont infinis

Description

TF = isinf(A) renvoie un tableau logique contenant 1 (true) lorsque les éléments du tableau A sont Inf ou -Inf, et 0 (false) lorsqu’ils ne le sont pas. Si A contient des nombres complexes, isinf(A) contient 1 pour les éléments dont la partie réelle ou imaginaire est infinie, et 0 pour les éléments dont les parties réelle et imaginaire sont toutes les deux finies ou NaN.

exemple

Exemples

réduire tout

Créez un vecteur ligne et déterminez quels éléments sont infinis.

A = 1./[-2 -1 0 1 2]
A = 1×5

   -0.5000   -1.0000       Inf    1.0000    0.5000

TF = isinf(A)
TF = 1×5 logical array

   0   0   1   0   0

Créez un tableau de nombres complexes. Déterminez si les nombres complexes contiennent des valeurs infinies.

A = [2 + 1i, 3 + 1i/0, 0/0 - 2i]
A = 1×3 complex

   2.0000 + 1.0000i   3.0000 +    Infi      NaN - 2.0000i

TF = isinf(A)
TF = 1×3 logical array

   0   1   0

Le deuxième élément de A a une partie imaginaire infinie. Pour cet élément, isinf renvoie 1.

Arguments d'entrée

réduire tout

Tableau en entrée, spécifié sous forme de scalaire, de vecteur, de matrice ou de tableau multidimensionnel.

Conseils

  • Si x est un scalaire réel, seul un des isfinite(x), isinf(x) et isnan(x) renvoie la valeur la logique 1 (true).

  • Pour un scalaire complexe z, isinf(z) et isnan(z) peuvent tous deux renvoyer la valeur logique 1. Par exemple, isinf(complex(Inf,NaN)) et isnan(complex(Inf,NaN)) renvoient tous les deux la valeur logique 1.

Capacités étendues

développer tout

Génération de code C/C++
Générez du code C et C++ avec MATLAB® Coder™.

Génération de code GPU
Générez du code CUDA® pour les GPU NVIDIA® avec GPU Coder™.

Génération de code HDL
Générez du code VHDL, Verilog et SystemVerilog pour les designs FPGA et ASIC avec HLD Coder™.

Historique des versions

Introduit avant R2006a