Rounding Function

Appliquer une fonction d’arrondi au signal

• 

Bibliothèques :
Simulink / Math Operations

Description

Le bloc Rounding Function arrondit chaque élément du signal d’entrée afin de produire le signal de sortie.

Vous sélectionnez le type d’arrondi dans la liste des paramètres Function. Le nom de la fonction sélectionnée apparaît sur le bloc.

Conseil

Utilisez le bloc Rounding Function lorsque vous souhaitez obtenir une sortie de type vecteur ou matrice.

Ports

Entrée(s)

Port_1 — Signal d'entrée

scalaire | vecteur | matrice

Signal d’entrée auquel la fonction d’arrondi est appliquée.

Types de données : single | double

Sortie(s)

Port_1 — Signal de sortie

scalaire | vecteur | matrice

Signal de sortie après application de la fonction d’arrondi au signal d’entrée. Le signal de sortie a les mêmes dimensions et le même type de données que l’entrée. Chaque élément du signal de sortie est le résultat de l’application de la fonction d’arrondi sélectionnée à l’élément correspondant du signal d’entrée.

Types de données : single | double

Paramètres

Function — Fonction d’arrondi

floor (par défaut) | ceil | round | fix

Choisissez la fonction d’arrondi appliquée au signal d’entrée.

Fonction d’arrondi	Arrondit chaque élément du signal d’entrée
floor	À la valeur entière la plus proche de l’infini négatif
ceil	À l’entier le plus proche de l’infini positif
round	À l’entier le plus proche
fix	À l’entier le plus proche de zéro

Utilisation programmatique

Paramètre de bloc : Operator

Type : vecteur de caractères

Valeurs : 'floor' | 'ceil' | 'round' | 'fix'

Par défaut : 'floor'

Sample time (-1 for inherited) — Intervalle entre échantillons

-1 (par défaut) | scalaire | vecteur

Spécifiez l’intervalle de temps entre échantillons. Pour hériter du pas d’échantillonnage, définissez ce paramètre sur -1. Pour plus d’informations, consultez Spécifier les pas d'échantillonnage.

Dépendances

Ce paramètre n’est visible que si vous le définissez sur une valeur différente de -1. Pour en savoir plus, consultez la rubrique Blocks for Which Sample Time Is Not Recommended.

Utilisation programmatique

Pour définir la valeur du paramètre du bloc de manière programmatique, utilisez la fonction set_param.

Paramètre :	SampleTime
Valeurs :	"-1" (par défaut) | scalar or vector in quotes

Caractéristiques des blocs

Types de données	double | single
Traversée directe	oui
Signaux multidimensionnels	non
Signaux de taille variable	oui
Détection des passages à zéro	non

Capacités étendues

Génération de code C/C++
Générez du code C et C++ avec Simulink® Coder™.

Génération de code HDL

Générez du code VHDL, Verilog et SystemVerilog pour les designs FPGA et ASIC avec HLD Coder™.

HDL Coder™ fournit des options de configuration supplémentaires qui influent sur l’implémentation HDL et la logique synthétisée.

Exigences en matière de génération de code HDL

La génération de code HDL pour le bloc nécessite que vous utilisiez des types de données simples comme entrées pour le bloc et que vous activiez le mode virgule flottante native. Dans la boîte de dialogue Configuration Parameters, dans le volet HDL Code Generation > Floating Point, pour Library, sélectionnez Native Floating Point. Pour en savoir plus sur l’utilisation du mode à virgule flottante native, consultez Getting Started with HDL Coder Native Floating-Point Support (HDL Coder) et Generate Target-Independent HDL Code with Native Floating-Point (HDL Coder).

Architecture HDL

Ce bloc a une architecture HDL par défaut.

Propriétés de bloc HDL

Généralités
ConstrainedOutputPipeline	Nombre de registres à placer aux sorties en déplaçant les retards au sein de votre design. Le pipelining distribué ne redistribue pas ces registres. La valeur par défaut est 0. Pour en savoir plus, consultez ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Nombre d’étapes de pipelines d’entrée à insérer dans le code généré. Le pipelining distribué et le pipelining de sortie sous contrainte peuvent déplacer ces registres. La valeur par défaut est 0. Pour en savoir plus, consultez InputPipeline (HDL Coder).
OutputPipeline	Nombre d’étapes de pipelines de sortie à insérer dans le code généré. Le pipelining distribué et le pipelining de sortie sous contrainte peuvent déplacer ces registres. La valeur par défaut est 0. Pour en savoir plus, consultez OutputPipeline (HDL Coder).
SynthesisAttributes	Spécifie les attributs de synthèse des blocs et des signaux de sortie des blocs du modèle. Le code HDL généré contient ces attributs. Pour plus d’informations, consultez SynthesisAttributes (HDL Coder).

Virgule flottante native
LatencyStrategy	Indiquez si vous souhaitez mapper les blocs de votre design sur inherit, Max, Min, Zero, ou Custom pour l’opérateur à virgule flottante. La valeur par défaut est inherit. Consultez également LatencyStrategy (HDL Coder).
NFPCustomLatency	Pour spécifier une valeur, définissez LatencyStrategy sur Custom. HDL Coder ajoute une latence égale à la valeur que vous spécifiez pour le paramètre NFPCustomLatency. Consultez également NFPCustomLatency (HDL Coder).

Support des données complexes

Ce bloc supporte la génération de code pour les signaux complexes.

Génération de code PLC
Générez du texte structuré avec Simulink® PLC Coder™.

Historique des versions

Introduit avant R2006a