Is HDL Coder able to do falling clock edge trigger?

1 vue (au cours des 30 derniers jours)

Afficher commentaires plus anciens

legendbb le 13 Nov 2013

0
Lien

Utiliser le lien direct vers cette question

https://fr.mathworks.com/matlabcentral/answers/105976-is-hdl-coder-able-to-do-falling-clock-edge-trigger

Réponse apportée : Tim McBrayer le 13 Nov 2013

Réponse acceptée : Tim McBrayer

Looking at DDR mode, don't know if HDL Coder is capable of handling such.

Please comment, thanks,

0 commentaires
Afficher -2 commentaires plus anciensMasquer -2 commentaires plus anciens

Connectez-vous pour commenter.

Connectez-vous pour répondre à cette question.

Réponse acceptée

Tim McBrayer le 13 Nov 2013

0
Lien

Utiliser le lien direct vers cette réponse

https://fr.mathworks.com/matlabcentral/answers/105976-is-hdl-coder-able-to-do-falling-clock-edge-trigger#answer_115097

HDL Coder cannot generate DDR code. It is planned for R2014a to support specifying either the positive or negative clock edge to use, but even then only one edge may be used at once. This single-edge limitation is due to the simple fact that Simulink semantics to not support DDR-style semantics.

0 commentaires
Afficher -2 commentaires plus anciensMasquer -2 commentaires plus anciens

Connectez-vous pour commenter.

Plus de réponses (0)

Connectez-vous pour répondre à cette question.

Catégories

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx FPGA and SoC Devices

FPGA, ASIC, and SoC Development HDL Coder HDL Coder Supported Hardware Xilinx FPGA and SoC Devices

En savoir plus sur Xilinx FPGA and SoC Devices dans Help Center et File Exchange

Produits

HDL Coder

Community Treasure Hunt

Find the treasures in MATLAB Central and discover how the community can help you!

Start Hunting!

Translated by