Version d'essai

How to have multiple clock inputs on IP Core generated by HDL Coder?

1 vue (au cours des 30 derniers jours)

Afficher commentaires plus anciens

Alex Aronov le 13 Mar 2020

0
Lien

Utiliser le lien direct vers cette question

https://fr.mathworks.com/matlabcentral/answers/510753-how-to-have-multiple-clock-inputs-on-ip-core-generated-by-hdl-coder

I need to have 2 clock inputs on IP Core generated by HDL Coder.

Vivado allows it, but HDL Coder flags an error and demands to change settings to a single clock input.

Why would HDL Coder do that while Xilinx allows IP Core with multiple clock inputs?

Any adwise?

0 commentaires
Afficher -2 commentaires plus anciensMasquer -2 commentaires plus anciens

Connectez-vous pour commenter.

Connectez-vous pour répondre à cette question.

Réponses (0)

Connectez-vous pour répondre à cette question.

Catégories

Code Generation HDL Coder HDL Coder Supported Hardware Xilinx FPGA and SoC Devices

FPGA, ASIC, and SoC Development HDL Coder HDL Coder Supported Hardware Xilinx FPGA and SoC Devices

En savoir plus sur Xilinx FPGA and SoC Devices dans Help Center et File Exchange

Tags

Community Treasure Hunt

Find the treasures in MATLAB Central and discover how the community can help you!

Translated by

Version d'essai