photo

Yasuo Otomo


Fujitsu

Last seen: presque 6 ans il y a Actif depuis 2018

Followers: 0   Following: 0

Message

Statistiques

MATLAB Answers

2 Questions
5 Réponses

RANG
160 240
of 301 009

RÉPUTATION
0

CONTRIBUTIONS
2 Questions
5 Réponses

ACCEPTATION DE VOS RÉPONSES
50.0%

VOTES REÇUS
0

RANG
 of 21 133

RÉPUTATION
N/A

CLASSEMENT MOYEN
0.00

CONTRIBUTIONS
0 Fichier

TÉLÉCHARGEMENTS
0

ALL TIME TÉLÉCHARGEMENTS
0

RANG

of 172 330

CONTRIBUTIONS
0 Problèmes
0 Solutions

SCORE
0

NOMBRE DE BADGES
0

CONTRIBUTIONS
0 Publications

CONTRIBUTIONS
0 Public Chaîne

CLASSEMENT MOYEN

CONTRIBUTIONS
0 Point fort

NOMBRE MOYEN DE LIKES

Feeds

Afficher par

Réponse apportée
Simulink, HDL Coder, コーディング基準のレポート指摘について
ご回答ありがとうございます。A1, A2については、了解いたしました。 A3について、html形式のレポートを添付(DUT_Industry_report.html)します。 "警告"ではなく"違反"と書かれた青い文字はあり、クリックすると指摘詳細...

presque 8 ans il y a | 0

Question


Simulink, HDL Coder, コーディング基準のレポート指摘について
『HDLコード生成』-『グローバル設定』-『コーディング基準』をNone → Industryに設定し、HDL生成実行した際のIndustry_reportにて、以下の指摘がありましたが、それぞれ(★)について、教えてください。 コーディング基準の設定画...

presque 8 ans il y a | 2 réponses | 0

2

réponses

Réponse apportée
simulink HDLcoder INport, Outportをparameter宣言で定義する方法
ご連絡ありがとうございます。 こちらが例示したようなHDL生成は、現状では不可ということで了解いたしました。本件は、Closeとしてかまいません。 なお、『Simulinkモデルをマスタとして変更の場合は都度コード生成することで対応する』という...

presque 8 ans il y a | 0

Réponse apportée
simulink HDLcoder INport, Outportをparameter宣言で定義する方法
お手数おかけしてすみませんでした。 こちらの環境にてサンプルモデルを開けて、HDL生成して内部処理に参照される定数としてparameter宣言が利用されることを確認できました。 ただ、当方が期待しているのは、入出力信号のビット幅に対して生成HD...

presque 8 ans il y a | 0

Réponse apportée
simulink HDLcoder INport, Outportをparameter宣言で定義する方法
再提供いただいたファイルでもErrorとなり、simulink起動ができません。 エラーメッセージの画面キャプチャを添付いたします。ご確認お願いします。 ツールバージョン:2017a 64bit 実行環境:Windows 8.1 Pro

presque 8 ans il y a | 0

Réponse apportée
simulink HDLcoder INport, Outportをparameter宣言で定義する方法
ご回答ありがとうございます。 提供いただいたmyDUT.mdl, 初歩的な質問ですみません。 添付のmyGenericDef.mdl, myDUT.mdlですが、『新しいバージョンで作成』とのエラーで開けません。 当方は、R2017aを利用し...

presque 8 ans il y a | 0

Question


simulink HDLcoder INport, Outportをparameter宣言で定義する方法
下記hdl(verilog)のような入力、出力のビット幅をparameter宣言で定義できる、simulinkモデルの定義方法を教えてください。 --- 例 --- module trial ( in_a, in_b, out_c, out...

presque 8 ans il y a | 5 réponses | 0

5

réponses