Wireless HDL Toolbox

 

Wireless HDL Toolbox

Concevoir et implémenter des sous-systèmes de communications pour FPGA, ASIC et SoC

L'algorithme du récepteur de liaison descendante HDL 5G NR inclut un contrôleur de recherche, un détecteur SSB, un décodeur SSB, un démodulateur de grille SIB1 et un décodeur SIB1.

5G New Radio (NR)

Intégrez un sous-système IP 5G NR prédéfini et éprouvé pour la recherche de cellules et la récupération du bloc Master/System Information Block (MIB/SIB1). Concevez des sous-systèmes 5G personnalisés pour du hardware avec des blocs IP 5G NR tels que LDPC, Polar et CRC.

Grille en couleurs d'une structure de trame OFDM transmise.

OFDM configurable

Émettez et recevez des données en utilisant un sous-système IP hardware OFDM (Orthogonal Frequency Division Multiplexing). Concevez du hardware FPGA ou ASIC personnalisé basé sur OFDM en utilisant des blocs IP optimisés pour le HDL.

Communications par satellite

Concevez des systèmes de communications par satellite basés sur DVB-S2CCSDS et GPS pour une implémentation sur FPGA ou ASIC. Intégrez un sous-système IP tel qu'un récepteur DVB-S2, ou développez le vôtre avec des blocs IP optimisés pour le HDL.

Diagramme d'une architecture hardware pour un sous-système récepteur WLAN.

WLAN

Développez des systèmes de télécommunications LAN pour du hardware FPGA ou ASIC. Démarrez avec un récepteur WLAN ou un sous-système de synchronisation temporelle et fréquentielle, ou créez une fonctionnalité personnalisée avec des blocs IP

Diagramme représentant un sous-système IP HDL LTE, comprenant la détection PSS/SSS, la démodulation OFDM et la récupération du bloc MIB/SIB1.

LTE

Intégrez un sous-système IP hardware 4G LTE prédéfini et vérifié pour la recherche de cellules, la récupération du bloc Master/System Information Bloc (MIB/SIB1), ou un émetteur LTE à entrées et sorties multiples (MIMO).

Communications personnalisées

Utilisez un bloc de base IP éprouvé sur hardware pour développer des systèmes de communications personnalisés. Démarrez rapidement avec des exemples de designs tels qu’un système de prédistorsion numérique (DPD) ou un encodeur-décodeur générique à contrôle de parité à faible densité (LDPC).

Le diagramme de l'algorithme MATLAB et du test bench montre comment simuler l'implémentation du hardware et vérifier ses résultats.

Vérification

Simulez des modèles orientés hardware tout en comparant les résultats aux algorithmes de référence MATLAB. Utilisez HDL Verifier pour effectuer une cosimulation avec le HDL généré ou pour générer des modèles en vue de la vérification RTL.

Modèle Simulink exécutant un test over-the-air sur une plateforme radio logicielle.

Déploiement sur FPGA, ASIC et SoC

Utilisez HDL Coder pour déployer votre application sur des plateformes radio logicielle basées sur FPGA et créer des prototypes avec des signaux temps réel over-the-air. Réutilisez les mêmes modèles d’application pour le déploiement en production.

« Nous sommes partis d'un exemple de MathWorks qui incluait la recherche de cellules 5G NR et la récupération de blocs MIB (Master Information Block), et nous avons modifié le design pour qu'il corresponde aux exigences de notre client. Cela nous a permis de simplifier notre travail et de gagner beaucoup de temps. »

Vous souhaitez en savoir plus sur le produit  Wireless HDL Toolbox ?