Wireless HDL Toolbox

Design et implémentation de sous-systèmes de communications 5G et LTE pour FPGA, ASIC et SoC

Wireless HDL Toolbox™ (anciennement LTE HDL Toolbox™) propose des blocs et des sous-systèmes Simulink^® orientés hardware et éprouvés pour le développement d'applications de télécommunications personnalisées basées sur les standards 5G, LTE, WLAN, satellite et OFDM. Wireless HDL Toolbox™ comprend des applications de référence, des blocs IP et des passerelles entre les traitements basés sur des trames et sur des échantillons.

Vous pouvez modifier les applications de référence afin de les intégrer dans votre propre design. Les implémentations HDL des algorithmes de la toolbox sont optimisées en termes de performance et d'utilisation des ressources pour le prototypage ou le déploiement en production sur des systèmes FPGA, ASIC et SoC.

Les algorithmes de la toolbox ont été conçus pour générer du code lisible, synthétisable en VHDL^® et Verilog^® (avec HDL Coder™). Pour les tests OTA (over-the-air), vous pouvez connecter vos modèles d'émetteur et de récepteur à des dispositifs radio (à l'aide des hardware support packages de Communications Toolbox™).

Application de référence HDL 5G NR pour la recherche de cellules et la récupération du MIB

L'algorithme du récepteur de liaison descendante HDL 5G NR inclut un contrôleur de recherche, un détecteur SSB, un décodeur SSB, un démodulateur de grille SIB1 et un décodeur SIB1.

5G New Radio (NR)

Intégrez un sous-système IP 5G NR prédéfini et éprouvé pour la recherche de cellules et la récupération du bloc Master/System Information Block (MIB/SIB1). Concevez du hardware personnalisé avec des blocs d'IP compatible 5G NR tels que LDPC, Polar et CRC.

Développement d'un banc d'essai 5G low-cost pour la future norme cellulaire 6G (24:55)

Documentation | Exemples

Grille en couleurs d'une structure de trame OFDM transmise.

OFDM configurable

Émettez et recevez des données en utilisant un sous-système IP hardware Introduction à l'OFDM (5:16) (Orthogonal Frequency Division Multiplexing). Concevez du hardware FPGA ou ASIC personnalisé basé sur OFDM en utilisant des blocs IP optimisés pour le HDL.

Documentation | Exemples

Diagramme de constellation d'un signal DVB-S2 reçu avec modulation 32-APSK.

Communications par satellite

Concevez des communications par satellite basées sur DVB-S2 et CCSDS pour une implémentation sur FPGA ou ASIC. Intégrez un sous-système IP tel qu'un récepteur DVB-S2, ou développez le vôtre avec des blocs IP optimisés pour le HDL.

Documentation | Exemples

WLAN

Développez des systèmes de télécommunications LAN pour du hardware FPGA ou ASIC. Démarrez avec un récepteur WLAN ou un sous-système de synchronisation temporelle et fréquentielle, ou créez une fonctionnalité personnalisée avec des blocs IP.

Réseaux Wi-Fi nouvelle génération pour des applications à fortes contraintes temporelles (27:09)

Documentation | Exemples

Diagramme représentant un sous-système IP HDL LTE, comprenant la détection PSS/SSS, la démodulation OFDM et la récupération du bloc MIB/SIB1.

LTE

Intégrez un sous-système IP hardware 4G LTE prédéfini et vérifié pour la recherche de cellules, la récupération du bloc Master/System Information Bloc (MIB/SIB1), ou un émetteur LTE à entrées et sorties multiples (MIMO).

Application de référence de Wireless HDL Toolbox pour la recherche de cellules et la récupération du MIB (5:16)

Documentation | Exemples

Exemple de design de système de prédistorsion numérique (DPD), dans lequel le sous-système DPD peut générer le code HDL et l'estimation du coefficient DPD permet de générer le code C/C++.

Communications personnalisées

Utilisez un bloc de base IP éprouvé sur hardware pour développer des systèmes de communications personnalisés. Démarrez rapidement avec des exemples de designs tels qu'un système de prédistorsion numérique (DPD) et une FFT à taille variable.

Documentation | Exemples

Le diagramme de l'algorithme MATLAB et du test bench montre comment simuler l'implémentation du hardware et vérifier ses résultats.

Vérification

Simulez des modèles orientés hardware tout en comparant les résultats aux algorithmes de référence MATLAB. Utilisez HDL Verifier pour effectuer une cosimulation avec le HDL généré ou pour générer des modèles en vue de la vérification RTL.

Vérifier l'implémentation FPGA d'un décodeur Turbo LTE (3:47)

Documentation | Exemples

La photo montre un prototype sur des kits de radio logicielle basés sur FPGA ou SoC, autonomes ou connectés à Simulink. Il y a un écran d'ordinateur en arrière-plan.

Déploiement sur FPGA, ASIC et SoC

Utilisez HDL Coder pour cibler votre application sur des plateformes de radio logicielle basées sur FPGA afin de réaliser des prototypes avec des signaux over-the-air temps réel et de réutiliser les mêmes modèles pour le déploiement en production.

Orolia construit une balise de localisation d'urgence en utilisant l'approche Model-Based Design

Documentation | Exemples

Ressources liées au produit :

Documentation Exemples de code Vidéos Configuration requise Notes de version Support hardware

« Nous avons accéléré l'implémentation en adaptant le modèle de référence LTE de Wireless HDL Toolbox™ et en le déployant sur une carte Zynq^® UltraScale+™ RFSoC avec HDL Coder™. Cette approche nous a permis d'économiser au moins un an d'effort d'ingénierie, et grâce à elle, j'ai pu réaliser l'implémentation moi-même, sans avoir à recruter un autre ingénieur en design numérique. »
Matthew Weiner, RF Pixels