Design virgule fixe

Pour modéliser des algorithmes de traitement du signal en virgule fixe et analyser les effets de la quantification sur le comportement et la performance du système, vous pouvez utiliser les fonctionnalités de DSP System Toolbox™ et de Fixed-Point Designer™. Pour une liste des System objects de DSP System Toolbox qui supportent les opérations en virgule fixe, veuillez consulter System Objects in DSP System Toolbox that Support Fixed-Point Design. Pour une liste des blocs de DSP System Toolbox qui supportent les opérations en virgule fixe, utilisez la fonction showsignalblockdatatypetable.

Avant de vous engager sur une cible hardware, effectuez des analyses de compromis et optimisez le design de ces algorithmes en les simulant avec différents choix de longueur de mots, de mise à l’échelle, de gestion des dépassements et de mode d’arrondi. Pour un exemple montrant comment optimiser les algorithmes virgule fixe, veuillez consulter Optimized Fixed-Point FIR Filters.

Vous pouvez concevoir des filtres virgule flottante et les convertir en virgule fixe avec Fixed-Point Designer. Ce workflow de design vous permet d’optimiser les filtres virgule fixe et d’analyser les effets de quantification. Pour plus d’informations, veuillez consulter Conversion de virgule flottante à virgule fixe.