HDL Verifier Support Package for AMD FPGA and SoC Devices
Debug, test, and verify HDL code on AMD FPGAs, Zynq SoCs, and Versal Adaptive SoCs
6,4K téléchargements
Mise à jour
19 juin 2024
HDL Verifier™ Support Package for AMD FPGA Boards and SoC Devices contains the board definition files for FPGA-in-the-Loop (FIL) simulation with HDL Verifier and supported boards with AMD FPGAs, Zynq SoCs, or Versal Adaptive SoCs.
- With FIL simulation, use MATLAB® or Simulink® to test designs on AMD devices for any existing HDL code.
- FPGA Data Capture support lets you observe signals from your design in MATLAB or Simulink while the design is running on the AMD FPGA or Zynq SoC.
- Using AXI Manager, you can read from or write to on-board memory locations using MATLAB or Simulink.
When using these tools, you can view signals in MATLAB using the Logic Analyzer window.
Compatibilité avec les versions de MATLAB
Créé avec
R2016b
Compatible avec les versions R2016b à R2024b
Plateformes compatibles
Windows macOS (Apple Silicon) macOS (Intel) LinuxCatégories
- Code Generation >
- Code Generation > HDL Verifier >
- FPGA, ASIC, and SoC Development > HDL Verifier >
- Code Generation > HDL Coder > HDL Coder Supported Hardware >
- FPGA, ASIC, and SoC Development > HDL Coder > HDL Coder Supported Hardware >
- FPGA, ASIC, and SoC Development >
En savoir plus sur Code Generation dans Help Center et MATLAB Answers
Tags
Community Treasure Hunt
Find the treasures in MATLAB Central and discover how the community can help you!
Start Hunting!Découvrir Live Editor
Créez des scripts avec du code, des résultats et du texte formaté dans un même document exécutable.