Steven Zeng
Followers: 0 Following: 0
Statistiques
1 Question
0 MATLAB Answers
RANG
204 336
of 290 062
RÉPUTATION
0
CONTRIBUTIONS
1 Question
0 MATLAB Answers
ACCEPTATION DE VOS RÉPONSES
100.0%
VOTES REÇUS
0
RANG
of 19 634
RÉPUTATION
N/A
CLASSEMENT MOYEN
0.00
CONTRIBUTIONS
0 Fichier
TÉLÉCHARGEMENTS
0
ALL TIME TÉLÉCHARGEMENTS
0
RANG
of 144 459
CONTRIBUTIONS
0 Problèmes
0 Solutions
SCORE
0
NOMBRE DE BADGES
0
CONTRIBUTIONS
0 Publications
CONTRIBUTIONS
0 Public Chaîne
CLASSEMENT MOYEN
CONTRIBUTIONS
0 Point fort
NOMBRE MOYEN DE LIKES
Feeds
Question
HDL code generation of delay block and problem in regard to the use of verilog ce_out
I'm building a PI contorller with HDL Coder, the model base rate is 80MHz, all blocks are defined with a sample rate of 16KHz. ...
environ 2 ans il y a | 1 réponse | 0