Mixed-Signal Blockset

Concevoir et simuler des systèmes analogiques et à signaux mixtes

 

Mixed-Signal Blockset™ propose des modèles de composants et d'imperfections, des outils d'analyse et des test benches pour le design et la vérification de circuits intégrés à signaux mixtes (IC).

Vous pouvez modéliser des PLL, des convertisseurs de données et d'autres systèmes à différents niveaux d'abstraction, et parcourir une gamme d'architectures d'IC. Vous pouvez personnaliser des modèles pour inclure des imperfections, telles que, le bruit, la non-linéarité et les effets de quantification, et affiner la description du système à l'aide d'une méthodologie top-down.

Avec les test benches fournis, vous pouvez vérifier la performance du système et améliorer la fidélité du modèle en ajustant des caractéristiques mesurées ou des résultats de simulation au niveau circuit. La simulation rapide à l'échelle du système utilisant les solveurs Simulink® à pas variables vous permet de déboguer l'implémentation et d'identifier les défauts de conception avant de simuler un IC au niveau transistor.

Avec Mixed-Signal Blockset, vous pouvez simuler des composants à signaux mixtes avec des algorithmes DSP complexes et de la logique de contrôle. En conséquence, les équipes de design analogique et numérique peuvent travailler à partir de la même spécification exécutable.

Design au niveau système

Concevez des systèmes à signaux mixtes à l'aide de modèles d'architectures types. Définissez les paramètres du modèle à l'aide des valeurs issues des spécifications des fiches techniques. Suivez une méthodologie top-down et utilisez des modèles boîte blanche comme point de départ pour votre design.

Design de PLL

Concevez et simulez des boucles à phase asservie (PLL) au niveau système. Les architectures types comprennent des PLL à division par entier N avec générateur d'échelles à un ou deux diviseurs, et des PLL à division par fraction N avec accumulateurs ou modulateurs delta-sigma. Vérifiez et visualisez la réponse en boucle ouverte et en boucle fermée de votre design.

PLL à division fraction N avec un modulateur delta-sigma.

Design d'ADC

Concevez et simulez des convertisseurs de données analogiques-numériques (ADC) au niveau système, y compris des imperfections temporelles et de quantification. Les architectures types incluent des ADC flash et par registre d'approximations successives (SAR).

ADC SAR avec un Time Scope.

Modèles comportementaux à signaux mixtes

Concevez des systèmes à signaux mixtes personnalisés à l'aide de blocs de base, et ajoutez des imperfections communes.

Bibliothèque de blocs de base

Concevez votre système à signaux mixtes à l'aide notamment de blocs de base tels que des pompes de charge, des filtres de boucle, des détecteurs de fréquence de phase (PFD), des oscillateurs commandés par tension (VCO), des diviseurs d'horloge et des sources d'horloge d'échantillonnage. Vous pouvez ajuster plus précisément des modèles analogiques à un niveau d'abstraction inférieur grâce à Simscape Electrical™.

Bibliothèque de blocs de base de PLL.

Modélisation des imperfections

Modélisez les effets temporels, le bruit de phase, le jitter, les fuites et d'autres imperfections dans votre simulation.

Imperfections temporelles

Modélisez les temps de montée et de descente, les vitesses de balayage finies et les temps de retard variables dans vos boucles de rétroaction. Une fois les effets temporels modélisés, vous pouvez exécuter des simulations pour évaluer la stabilité et estimer les temps d'asservissement.

Effets du jitter sur un signal d'horloge.

Bruit de phase et jitter

Modélisez le jitter d'ouverture sur des ADC et spécifiez des profils de bruit de phase arbitraire dans le domaine fréquentiel pour les VCO et les PLL. Visualisez les effets avec un diagramme de l'œil.

Profil de bruit de phase pour un VCO.

Test et vérification

Vérifiez la performance des PLL et des ADC avec des métriques spécifiques à votre domaine d'application. Réutilisez votre test bench dans des outils tiers de design d'IC.

Test benches

Mesurez le temps d'asservissement, le profil de bruit de phase et la fréquence d'opération des PLL, et caractérisez la performance des blocs de base tels que les VCO, les PFD et les pompes à charge. Mesurez les caractéristiques AC et DC, et le jitter d'ouverture des ADC.

Test bench pour un ADC.

Intégration aux environnements de simulation d'IC

Réutilisez les modèles à signaux mixtes à niveau système dans votre environnement de design d'IC via la cosimulation ou en générant un module SystemVerilog avec HDL Verifier™. Pour la partie numérique de votre système, vous pouvez générer du code HDL à l'aide de HDL Coder™.

Cosimulation avec Cadence® Virtuoso® AMS Designer.

Nouveautés

Nouveaux exemples d’ADC

Apprenez comment évaluer et comparer les performances de différents ADC.

Nouveaux exemples de PLL

Découvrez comment concevoir et analysez des PLL, incluant le bruit de phase.

Reportez-vous aux notes de version pour en savoir plus sur ces fonctionnalités et les fonctions correspondantes.

Version d’évaluation

Bénéficiez d'une version d'évaluation de 30 jours.

Télécharger

Prêt à acheter ?

Obtenez les tarifs et explorez les produits associés.

Vous êtes étudiant ?

Obtenez la version étudiante des logiciels MATLAB et Simulink.

En savoir plus