Mixed-Signal Blockset

Concevoir, analyser et simuler des systèmes analogiques et à signaux mixtes

Mixed-Signal Blockset™ propose des modèles de composants et d'imperfections, des outils d'analyses et des test benches pour le design et la vérification de circuits intégrés à signaux mixtes (IC).

Vous pouvez modéliser des PLL, des convertisseurs de données et d'autres systèmes à différents niveaux d'abstraction. Ces modèles peuvent être utilisés pour simuler des composants à signaux mixtes avec des algorithmes DSP complexes et de la logique de contrôle. Vous pouvez personnaliser ces modèles pour inclure des imperfections, telles que le bruit, la non-linéarité, le jitter et les effets de quantification. La simulation rapide au niveau système utilisant les solveurs Simulink® à pas variable permet de débugger l'implémentation et d'identifier les défauts de design sans simuler l'IC au niveau transistor.

Avec l'application Mixed-Signal Analyzer, vous pouvez analyser, identifier des tendances et visualiser des signaux mixtes. L'option d'intégration de Cadence Virtuoso ADE avec MATLAB permet d'importer dans MATLAB® des bases de données de résultats de simulation au niveau circuit. Sinon, vous pouvez importer une netlist SPICE et créer ou modifier un circuit linéaire et invariant avec des éléments parasites extraits du design de l'IC. Le blockset propose des fonctions d'analyse pour le post-traitement des résultats de simulation afin de vérifier les spécifications, d'ajuster les caractéristiques et d'extraire des mesures. 

En savoir plus :

Analyser des signaux mixtes

Analysez, identifiez des tendances et visualisez des signaux mixtes.

Application Mixed-Signal Analyzer

Utilisez l'application Mixed-Signal Analyzer pour visualiser, analyser et identifier de manière interactive des signaux mixtes dans les domaines temporel et fréquentiel.
L'option d'intégration de Cadence Virtuoso ADE avec MATLAB permet d'importer dans MATLAB des bases de données de résultats de simulation transitoires, AC et DC au niveau circuit.

Une base de données Cadence Virtuoso ADE importée dans l'application Mixed-Signal Analyzer.

Design au niveau système

Concevez des systèmes à signaux mixtes avec des modèles d'architectures typiques. Définissez les paramètres du modèle à l'aide des valeurs issues des spécifications des fiches techniques. Suivez une méthodologie top-down et utilisez des modèles boite blanche comme point de départ de votre design.

Design de PLL

Concevez et simulez des boucles à verrouillage de phase (PLL) au niveau système. Les architectures types comprennent des PLL à division par entier N avec prédiviseurs à module simple ou double et des PLL à division par fraction N avec accumulateurs ou modulateurs delta-sigma. Vérifiez et visualisez la réponse en boucle ouverte et en boucle fermée de vos designs.

Design d'ADC et de DAC

Concevez et simulez des convertisseurs de données analogiques-numériques (ADC) et numériques-analogiques (DAC) au niveau système. Les architectures types incluent des ADC flash et par registre d'approximations successives (SAR) ainsi que des DAC binaires pondérés et segmentés.

ADC SAR avec Time Scope.

Modèles comportementaux à signaux mixtes

Concevez des systèmes à signaux mixtes personnalisés avec des blocs de base et ajoutez des imperfections communes.

Bibliothèque de blocs de base

Concevez votre système à signaux mixtes à l'aide de blocs de base tels que des pompes de charge, des filtres de boucle, des détecteurs de fréquence de phase (PFD), des oscillateurs commandés en tension (VCO), des diviseurs d'horloge et des sources d'horloge d'échantillonnage. Vous pouvez ajuster plus précisément des modèles analogiques à un niveau d'abstraction inférieur avec Simscape Electrical™.

Bibliothèque de blocs de base pour les PLL.

Importer des netlists SPICE

Vous pouvez importer une netlist SPICE et créer ou modifier un circuit linéaire et invariant avec des éléments parasites extraits du design de l'IC en utilisant le bloc Linear Circuit Wizard.

Netlist SPICE d'un filtre de boucle passif du troisième ordre et la fonction de transfert résultante.

Modéliser des imperfections

Modélisez les effets temporels, le bruit de phase, le jitter, les fuites et d'autres imperfections dans votre simulation.

Imperfections temporelles

Modélisez les temps de montée et de descente, les vitesses de balayage finies et les temps de retard variables dans vos boucles de rétroaction. Une fois les effets temporels modélisés, vous pouvez exécuter des simulations pour évaluer la stabilité et estimer les temps d'asservissement.

Effets du jitter sur un signal d'horloge.

Bruit de phase et jitter

Modélisez le jitter d'ouverture sur des ADC et spécifiez des profils de bruit de phase arbitraire dans le domaine fréquentiel pour les VCO et PLL. Visualisez les effets avec un diagramme de l'œil.

Spectre de puissance et profil de bruit de phase pour un VCO.

Tester et vérifier

Vérifiez la performance des PLL et des ADC avec des métriques spécifiques à votre domaine d'application. Réutilisez votre test bench dans des outils tiers de design d'IC.

Test benches

Mesurez le temps d'asservissement, le profil du bruit de phase et la fréquence d'opération des PLL, et caractérisez la performance des blocs de base tels que les VCO, les PFD et les pompes à charge. Mesurez les caractéristiques AC et DC et le jitter d'ouverture des ADC.

Test bench ADC pour évaluer les performances DC et AC.

Intégration aux environnements de simulation d'IC

Réutilisez les modèles à signaux mixtes de niveau système dans votre environnement de design IC via la cosimulation ou en générant un module SystemVerilog avec HDL Verifier™. Pour la partie numérique de votre système, vous pouvez générer du code HDL synthétisable avec HDL Coder™.