Concevez des systèmes SerDes et générez des modèles IBIS-AMI pour les interconnexions à haute vitesse telles que PCI Express, DDR et Ethernet avec SerDes Toolbox.
Dans ce webinar, nous démontrerons comment les ingénieurs peuvent créer un flux de conception cohérent pour les systèmes à signaux mixtes. Nous illustrerons tout cela à travers des démonstrations et des études de cas du secteur.
Utilisez Mixed-Signal Blockset pour modéliser une PLL du commerce à division par entier N avec prédiviseurs à double module fonctionnant autour de 4 GHz. Vérifiez la performance de la PLL, notamment le bruit de phase, le temps de verrouillage et la fréquence de fonctionnement.
Les employés d'Allegro Microsystems expliquent comment ils tirent parti de MATLAB et Simulink pour le prototypage rapide, une vérification rationalisée basée sur UVM et la génération automatique de code RTL pour les circuits intégrés (IC) de capteurs à signaux mixtes.
Les modèles de Mixed-Signal Blockset™ fournissent des modèles et des exemples supplémentaires de systèmes classiques (PLL, ADC, SerDes, SMPS, etc.), mettant ainsi en évidence l'intégration analogique-numérique.
Cet exemple montre comment personnaliser un ADC flash en ajoutant la probabilité de métastabilité en tant qu'imperfection et comment mesurer cette imperfection.
Concevez des systèmes mécatroniques à l'aide de Simscape Electrical. Un actionneur électromécanique et un véhicule électrique hybride montrent la valeur de la simulation dans le cadre d'un processus de conception.
Convertissez un actionneur mécatronique en code C et simulez dans une configuration hardware-in-the-loop. Les paramètres Simscape sont réglés en fonction de la cible en temps réel.
Cet exemple montre comment un ADC sigma-delta (convertisseur analogique-numérique) utilise la modulation sigma-delta pour convertir un signal d'entrée analogique en signal de sortie numérique.
Cette formation d’une journée vous apprendra à modéliser des systèmes dans plusieurs domaines physiques et à les combiner dans un système multi-domaines dans l'environnement Simulink® avec Simscape™.
Formation payante
Étape 3 : Design de composants numériques avec la génération de code HDL
Regardez cette série de vidéos en cinq parties pour en savoir plus sur le design sur carte FPGA avec MATLAB. Découvrez les facteurs clés à prendre en compte lorsque vous ciblez un algorithme de traitement du signal sur du hardware FPGA ou ASIC.
Générer du code VHDL ou Verilog synthétisable et indépendant de la cible directement depuis des modèles en virgule flottante à demi, simple ou double précision.
Apprenez les concepts fondamentaux des mathématiques en virgule fixe, et comment appliquer ces connaissances pour implémenter efficacement votre design sur FPGA.
Testez et vérifiez des designs pour FPGA, ASIC et SoC avec HDL Verifier. Effectuez la vérification RTL avec des test benches dans MATLAB ou Simulink, en utilisant la cosimulation avec des simulateurs HDL. Utilisez ces test benches avec des cartes de développement pour vérifier les implémentations HDL dans le hardware.
Les simulations de PLL prennent souvent du temps, augmentant ainsi les temps de développement des projets. Les ingénieurs utilisent des outils MathWorks pour accélérer la conception de PLL. Ces outils permettent de modéliser la rétroaction de façon efficace, ainsi que de simuler ensemble les composants analogiques et numériques
You can also select a web site from the following list:
How to Get Best Site Performance
Select the China site (in Chinese or English) for best site performance. Other MathWorks country
sites are not optimized for visits from your location.