Concevez des systèmes SerDes et générez des modèles IBIS-AMI pour les interconnexions à haute vitesse telles que PCI Express, DDR et Ethernet avec SerDes Toolbox.
HDL Coder rend possible le design haut niveau pour les FPGA, SoC et ASIC en générant du code Verilog et VHDL. Vous pouvez utiliser le code HDL généré pour la programmation FPGA, le prototypage ASIC et le design de production.
Utilisez Mixed-Signal Blockset pour modéliser une PLL du commerce à division par entier N avec prédiviseurs à double module fonctionnant autour de 4 GHz. Vérifiez la performance de la PLL, notamment le bruit de phase, le temps de verrouillage et la fréquence de fonctionnement.
Les employés d'Allegro Microsystems expliquent comment ils tirent parti de MATLAB et Simulink pour le prototypage rapide, une vérification rationalisée basée sur UVM et la génération automatique de code RTL pour les circuits intégrés (IC) de capteurs à signaux mixtes.
Les modèles de Mixed-Signal Blockset fournissent des modèles et des exemples supplémentaires de systèmes classiques (PLL, ADC, SerDes, SMPS, etc.), mettant ainsi en évidence l'intégration analogique-numérique.
Cet exemple montre comment personnaliser un ADC flash en ajoutant la probabilité de métastabilité en tant qu'imperfection et comment mesurer cette imperfection.
Concevez des systèmes mécatroniques à l'aide de Simscape Electrical. Un actionneur électromécanique et un véhicule électrique hybride montrent la valeur de la simulation dans le cadre d'un processus de conception.
Convertissez un modèle d'actionneur mécatronique en code C et effectuez des simulations dans une configuration Hardware-in-the-Loop. Les paramètres de Simscape sont réglés sur la cible temps réel.
Cet exemple montre comment un ADC sigma-delta (convertisseur analogique-numérique) utilise la modulation sigma-delta pour convertir un signal d'entrée analogique en signal de sortie numérique.
Cette formation d’une journée vous apprendra à modéliser des systèmes dans plusieurs domaines physiques et à les combiner dans un système multi-domaines dans l'environnement Simulink avec Simscape.
Formation payante
Étape 3 : Design de composants numériques avec la génération de code HDL
Regardez cette série de vidéos en cinq parties pour en savoir plus sur le design sur carte FPGA avec MATLAB. Découvrez les facteurs clés à prendre en compte lorsque vous ciblez un algorithme de traitement du signal sur du hardware FPGA ou ASIC.
Générer du code VHDL ou Verilog synthétisable et indépendant de la cible directement depuis des modèles en virgule flottante à demi, simple ou double précision.
Apprenez les concepts fondamentaux des mathématiques en virgule fixe, et comment appliquer ces connaissances pour implémenter efficacement votre design sur FPGA.
Testez et vérifiez des designs pour FPGA, ASIC et SoC avec HDL Verifier. Effectuez la vérification RTL avec des test benches dans MATLAB ou Simulink, en utilisant la cosimulation avec des simulateurs HDL. Utilisez ces test benches avec des cartes de développement pour vérifier les implémentations HDL dans le hardware.
Choisissez un site web pour accéder au contenu traduit dans votre langue (lorsqu'il est disponible) et voir les événements et les offres locales. D’après votre position, nous vous recommandons de sélectionner la région suivante : .
Vous pouvez également sélectionner un site web dans la liste suivante :
Comment optimiser les performances du site
Pour optimiser les performances du site, sélectionnez la région Chine (en chinois ou en anglais). Les sites de MathWorks pour les autres pays ne sont pas optimisés pour les visites provenant de votre région.