Premiers pas

Découvrez des exemples, vidéos et tutoriels sur les systèmes à signaux mixtes.

Ces ressources aideront les ingénieurs à modéliser des systèmes à signaux mixtes et à maîtriser le Model-Based Design (MBD) rapidement et efficacement. Ce programme comprend notamment des vidéos, des autoformations, des webinars et des sessions en présentiel.

L'étape 1 s'adresse aux personnes qui débutent dans la modélisation de systèmes à signaux mixtes dans Simulink. Pour les utilisateurs préférant se concentrer sur la modélisation approfondie de systèmes analogiques et des imperfections, l'étape 2 leur permettra d'en apprendre plus sur l'utilisation de Simscape. L'étape 3 est principalement dédiée au design de composants numériques et à la génération de code HDL. L'étape 4 couvre les aspects de la vérification, tels que la cosimulation et la génération de modules SystemVerilog. L'étape 5 fournit plus d’information sur le support et d’autres ressources.

Pour demander une formation en présentiel, une formation payante ou toute autre information, contactez votre responsable commercial.

Étape 1 : Introduction à la modélisation de signaux mixtes

Concevez et simulez des systèmes analogiques et à signaux mixtes, comme des ADC et des PLL, avec Mixed-Signal Blockset.

Vidéo

Concevez des systèmes SerDes et générez des modèles IBIS-AMI pour les interconnexions à haute vitesse telles que PCI Express, DDR et Ethernet avec SerDes Toolbox.

Vidéo

Modélisez et simulez des systèmes électroniques, mécatroniques et électriques à l'aide de Simscape Electrical.

Vidéo

Générez du code VHDL et Verilog pour les conceptions FPGA et ASIC à l'aide de HDL Coder.

Vidéo

Dans ce webinar, nous démontrerons comment les ingénieurs peuvent créer un flux de conception cohérent pour les systèmes à signaux mixtes. Nous illustrerons tout cela à travers des démonstrations et des études de cas du secteur.

Vidéo

Utilisez Mixed-Signal Blockset pour modéliser une PLL à division par entier N standard destinée à une utilisation commerciale avec un générateur d'échelles à deux modules fonctionnant à environ 4 GHz. Vérifiez les performances de la PLL, y compris le bruit de phase, le temps d'asservissement et la fréquence d'opération.

Vidéo

Allegro Microsystems explique comment l'entreprise a tiré profit de MATLAB et Simulink afin d'accélérer le prototypage, de rationnaliser la vérification basée sur UVM et de générer automatiquement du code RTL pour les circuits intégrés de capteurs à signaux mixtes.

Vidéo

Les modèles de Mixed-Signal Blockset™ fournissent des modèles et des exemples supplémentaires de systèmes classiques (PLL, ADC, SerDes, SMPS, etc.), mettant ainsi en évidence l'intégration analogique-numérique.

Add-on

Cet exemple montre comment concevoir un modèle de PLL simple avec une architecture de référence, et comment le valider en utilisant le PLL Testbench.

Documentation

Cet exemple montre comment personnaliser un ADC flash en ajoutant la probabilité de métastabilité en tant qu'imperfection et comment mesurer cette imperfection.

Documentation

Instructor-Led Training

Étape 2 : Modélisation analogique avec Simscape

Concevez des systèmes mécatroniques à l'aide de Simscape Electrical. Un actionneur électromécanique et un véhicule électrique hybride montrent la valeur de la simulation dans le cadre d'un processus de conception.

Vidéo

Convertissez un actionneur mécatronique en code C et simulez dans une configuration hardware-in-the-loop. Les paramètres Simscape sont réglés en fonction de la cible en temps réel.

Vidéo

Cet exemple montre comment un ADC sigma-delta (convertisseur analogique-numérique) utilise la modulation sigma-delta pour convertir un signal d'entrée analogique en signal de sortie numérique.

Exemple

Instructions pour débuter dans le design avec HDL Coder, avec des exemples pour illustrer certains concepts.

Exemple

Instructions pour débuter à utiliser HDL Coder pour vos designs, avec des exemples pour illustrer certains concepts.

Example

Cette formation d’une journée vous apprendra à modéliser des systèmes dans plusieurs domaines physiques et à les combiner dans un système multi-domaines dans l'environnement Simulink® avec Simscape™.

Formation payante

Étape 3 : Design de composants numériques avec la génération de code HDL

Regardez cette série de vidéos en cinq parties pour en savoir plus sur le design sur carte FPGA avec MATLAB. Découvrez les facteurs clés à prendre en compte lorsque vous ciblez un algorithme de traitement du signal sur du hardware FPGA ou ASIC.

Video

Générez du code VHDL ou Verilog synthétisable indépendant de la cible directement depuis des modèles virgule flottante simple, double ou demi-précision.

Video

Apprenez les concepts fondamentaux des mathématiques en virgule fixe, et comment appliquer ces connaissances pour implémenter efficacement votre design sur FPGA.

Vidéo

Cette formation de deux jours vous explique comment générer et vérifier du code HDL depuis un modèle Simulink avec HDL Coder™ et HDL Verifier™.

Instructor-Led Training

Cette formation de trois jours passe en revue les fondamentaux du traitement numérique du signal pour une implémentation sur FPGA.

Instructor-Led Training

Étape 4 : Présentation de la vérification de systèmes à signaux mixtes

 

Vérifiez du code VHDL et Verilog à l'aide de simulateurs HDL et de test benches FPGA-in-the-loop avec HDL Verifier.

Vidéo

Exportez des modèles Simulink analogiques/à signaux mixtes dans votre simulateur SystemVerilog.

Vidéo

Utilisez HDL Verifier pour importer du code VHDL ou Verilog manuel ou existant aux fins d'une cosimulation avec Simulink.

Vidéo

Instructions pour débuter dans la conception avec HDL Coder, avec des exemples pour illustrer certains concepts.

Vidéo

Les simulations de PLL prennent souvent du temps, augmentant ainsi les temps de développement des projets. Les ingénieurs utilisent des outils MathWorks pour accélérer la conception de PLL. Ces outils permettent de modéliser la rétroaction de façon efficace, ainsi que de simuler ensemble les composants analogiques et numériques

Vidéo

Cet exemple montre comment créer un test bench comportemental grâce à la génération de composants SystemVerilog DPI-C.

Exemple