Hardware Design of a Lane Detection Algorithm | Vision Processing for FPGA, Part 3
From the series: Vision Processing for FPGA
The Vision HDL Toolbox™ lane detection example utilizes many innovative techniques to deliver efficient FPGA hardware using HDL Coder™. Learn about hardware implementation techniques such as:
- Using system knowledge to reduce the amount of computations required in the hardware
- Designing custom control logic with a MATLAB® function block
- Computing averages from a stream of data using a rolling window
- Redundant “ping-pong” memory buffer to keep pace with the incoming data stream
Published: 14 Sep 2017
Download Code and Files
Related Products
Learn More
Sélectionner un site web
Choisissez un site web pour accéder au contenu traduit dans votre langue (lorsqu'il est disponible) et voir les événements et les offres locales. D’après votre position, nous vous recommandons de sélectionner la région suivante : .
Vous pouvez également sélectionner un site web dans la liste suivante :
Comment optimiser les performances du site
Pour optimiser les performances du site, sélectionnez la région Chine (en chinois ou en anglais). Les sites de MathWorks pour les autres pays ne sont pas optimisés pour les visites provenant de votre région.
Amériques
- América Latina (Español)
- Canada (English)
- United States (English)
Europe
- Belgium (English)
- Denmark (English)
- Deutschland (Deutsch)
- España (Español)
- Finland (English)
- France (Français)
- Ireland (English)
- Italia (Italiano)
- Luxembourg (English)
- Netherlands (English)
- Norway (English)
- Österreich (Deutsch)
- Portugal (English)
- Sweden (English)
- Switzerland
- United Kingdom (English)
Asie-Pacifique
- Australia (English)
- India (English)
- New Zealand (English)
- 中国
- 日本Japanese (日本語)
- 한국Korean (한국어)