HDL Coder reset - asynchronous and synchronous possible?

17 vues (au cours des 30 derniers jours)
Michael Felger
Michael Felger le 26 Mar 2020
Réponse apportée : Kiran Kintali le 29 Mar 2020
Hi,
is it possible to generate HDL code with both, asynchronous and synchronous reset?
https://de.mathworks.com/help/hdlfilter/ports-and-resets.html#bsuyrsd

Connectez-vous pour répondre à cette question.

Réponse acceptée

Kiran Kintali
Kiran Kintali le 29 Mar 2020
Currently it is not possible. The generated code uses either sync or async reset. Can you explain your usecase?
Thanks

Plus de réponses (0)

Catégories

En savoir plus sur AMD FPGA and SoC Devices dans Help Center et File Exchange

Tags

Produits


Version

R2019b

Community Treasure Hunt

Find the treasures in MATLAB Central and discover how the community can help you!

Start Hunting!

Translated by