![photo](/responsive_image/150/150/0/0/0/cache/matlabcentral/profiles/12170506_1523562338712_DEF.jpg)
Shady
Followers: 0 Following: 0
Python, C++, MATLAB, Arduino
Statistiques
1 Question
0 Réponses
RANG
172 642
of 292 739
RÉPUTATION
0
CONTRIBUTIONS
1 Question
0 Réponses
ACCEPTATION DE VOS RÉPONSES
100.0%
VOTES REÇUS
0
RANG
of 19 936
RÉPUTATION
N/A
CLASSEMENT MOYEN
0.00
CONTRIBUTIONS
0 Fichier
TÉLÉCHARGEMENTS
0
ALL TIME TÉLÉCHARGEMENTS
0
RANG
of 147 907
CONTRIBUTIONS
0 Problèmes
0 Solutions
SCORE
0
NOMBRE DE BADGES
0
CONTRIBUTIONS
0 Publications
CONTRIBUTIONS
0 Public Chaîne
CLASSEMENT MOYEN
CONTRIBUTIONS
0 Point fort
NOMBRE MOYEN DE LIKES
Feeds
Question
HDL System Blockset FPGA design generation Error
I am trying to downsample my data in FPGA using xilinx SoC blockset. I downsampled data using FIR Filters and downsampler and it...
presque 2 ans il y a | 1 réponse | 0