DSP HDL Toolbox propose des blocs Simulink pré-vérifiés, orientés hardware et des sous-systèmes pour développer des applications de traitement du signal, comme le traitement de signaux audio, radar, de télécommunications ou provenant de capteurs. La toolbox inclut des modèles pour s'interfacer avec MATLAB et Simulink et des exemples de référence.
Elle vous permet de modéliser, d'explorer et de simuler les options d'architecture hardware pour des algorithmes DSP. Les blocs IP permettent l'implémentation d'un traitement en série et en parallèle, vous donnant la possibilité d'explorer le design en matière d'utilisation des ressources, de puissance et de performances du débit en giga-échantillons par seconde (GSPS).
Les algorithmes de la toolbox permettent de générer du code lisible, synthétisable en VHDL® et Verilog® (avec HDL Coder). Vous pouvez également générer des composants de vérification SystemVerilog DPI à partir des designs utilisant ces algorithmes (avec HDL Verifier).
Blocs DSP HDL
Choisissez parmi une variété de blocs de bibliothèques optimisés et vérifiés pour le hardware afin d'implémenter des filtres DSP et des transformées sur du hardware.
Algorithmes à haut débit
Explorez les options de débit en giga-échantillons par seconde (GSPS) en changeant uniquement le parallélisme des données d'entrée et en spécifiant une architecture supportée.
Exploration des compromis de design
Explorez les options parallèle et série pour les compromis de design, par exemple, sur la puissance, le débit et l'utilisation des ressources pour une variété de choix d'architectures configurables, en utilisant les paramètres des blocs prédéfinis.
Applications de référence
Modélisez, simulez et déployez des applications radar, de télécommunications et d'autres applications courantes nécessitant un traitement à grande vitesse sur des FPGA et des SoC.
Prototyper des algorithmes DSP sur des FPGA, ASIC et SoC
Utilisez des blocs éprouvés sur hardware avec HDL Coder pour accélérer le développement d'applications utilisables pour le prototypage sur n'importe quelle plateforme FPGA.
Vérification des designs HDL par la cosimulation
Avec HDL Verifier, vérifiez votre code HDL généré en l'exécutant dans un simulateur EDA supporté ou sur un kit de développement FPGA, connecté à votre environnement de test MATLAB ou Simulink.