Stateflow® offre un langage graphique comprenant des diagrammes de transition d'états, des diagrammes de flux, des tables de transition d'état et des tables de vérité. Stateflow vous permet de décrire la manière dont les algorithmes MATLAB® et les modèles Simulink® réagissent aux signaux d'entrée, aux événements et aux conditions temporelles.
Avec Stateflow, vous pouvez concevoir et développer des systèmes de contrôle de supervision, de planification de tâches, de gestion d'incidents, des protocoles de communication, des interfaces utilisateur, ainsi que des systèmes hybrides.
Stateflow vous permet de modéliser de la logique décisionnelle combinatoire et séquentielle qu'il est possible de simuler sous forme de bloc dans un modèle Simulink ou d'exécuter en tant qu'objet dans MATLAB. Grâce à l'animation graphique, vous pouvez analyser et déboguer votre logique pendant son exécution. En outre, il est possible d'effectuer des contrôles en cours d'édition et en cours d'exécution afin d'assurer la cohérence et l'exhaustivité du design avant sa mise en œuvre.
En savoir plus:
Concevoir graphiquement des machines à états
Créez des machines à états graphiquement en dessinant les états et les jonctions connectées par des transitions. Vous pouvez aussi créer des fonctions à l'aide de diagrammes de flux, de sous-systèmes Simulink, de code MATLAB et de tables de vérité.
Diagramme Stateflow définissant la logique d'un système de contrôle de température d'une chaudière. Le diagramme utilise des fonctions graphiques (à droite) pour mettre en œuvre les algorithmes utilitaires invoqués par le système de chauffe (à gauche).
Concevoir des diagrammes de flux
Créez des diagrammes de flux en dessinant les transitions connectées aux jonctions. L'assistant Pattern Wizard vous permet de créer des modèles de flux logiques couramment utilisés. Vous pouvez utiliser des diagrammes de flux pour concevoir une logique de transition entre états.
Représentez graphiquement des logiques combinatoires telles que des arbres de décision et des boucles itératives à l'aide de diagrammes de flux.
Concevoir la logique avec des tables
Les tables de vérité dans Stateflow vous permettent de modéliser une logique sous Simulink dans les cas où la sortie dépend entièrement de l'entrée en cours. Les tables de transition d'états fournissent un environnement structuré pour la modélisation des machines à états dans Simulink.
Table de vérité implémentant la logique de sélection d'une lecture de capteur valide sur un algorithme de détection des défaillances.
Exécuter des diagrammes Stateflow
Visualisez le comportement du système avec une animation des diagrammes d'états qui met en évidence les états et transitions actifs sur vos diagrammes.
Debugger des diagrammes Stateflow
Les fonctionnalités de débogage de Stateflow vous permettent d'examiner en détail l'exécution des diagrammes. Vous pouvez définir les points d'interruption, contrôler la valeur des données et examiner les différentes fonctions de vos diagrammes d'états.
Options de visualisation des données de simulation sous Stateflow. En haut à gauche : Simulink Data Inspector pour comparer des signaux spécifiques, en bas à gauche : interface MATLAB personnalisée pour analyser des données, à droite : Simulink Signal Selector pour comparer des états spécifiques.
Développer de la logique réutilisable pour les applications MATLAB
Utilisez des objets diagramme Stateflow pour développer de la logique réutilisable pour les applications MATLAB. Concevez la logique des machines à états et de timing pour de nombreuses applications telles que le test et les mesures, les systèmes autonomes, le traitement du signal et les communications.
Objets diagramme réutilisables
Créez des diagrammes Stateflow autonomes qui tirent parti de toutes les fonctionnalités du langage MATLAB dans les actions d'état et de transition. Utilisez ces diagrammes en tant qu'objets MATLAB dans vos applications qui nécessitent de la logique de machine à états et de timing.
Logique de machine à états et de timing
Accélérez le développement d'applications MATLAB en utilisant Stateflow pour concevoir graphiquement la logique des machines à états et de timing qu'il serait difficile d'implémenter sous forme textuelle.
Déploiement d'applications Stateflow
Créez des applications MATLAB qui comprennent des objets diagramme Stateflow et partagez-les, sans requérir à Stateflow.
Partagez des applications MATLAB qui comprennent des objets diagramme Stateflow avec des utilisateurs qui ne disposent pas de Stateflow.
Ordonnancement périodique et continue
Vous pouvez modéliser de la logique conditionnelle, événementielle et temporelle sous Stateflow pour appeler des algorithmes Simulink de façon périodique ou continue. Orchestrez l'exécution des composants afin de simuler l'ordonnancement de votre environnement temps réel.
Vous pouvez modéliser la logique sous Stateflow pour appeler des algorithmes Simulink et MATLAB de façon périodique ou continue.
Opérateurs temporels
Utilisez des opérateurs événementiels et temporels (par exemple, after et duration) afin de spécifier la logique de transition d'états en fonction du nombre d'événements, du temps écoulé et de signaux débruités, sans avoir besoin de créer et maintenir vos propres compteurs et horloges.
Valider les designs
Utilisez Stateflow avec d'autres produits Simulink afin de valider votre design par rapport aux exigences.
- Avec Requirements Toolbox™, liez des exigences directement à des objets Stateflow grâce à un glisser-déposer.
- Vérifiez que vos diagrammes d'états sont conformes aux normes à l'aide de Simulink Check™.
- Collectez les métriques de couverture du modèle et du code généré avec Simulink Coverage™.
- Simulink Design Verifier™ vous permet de détecter les erreurs de design et de générer des vecteurs de test.
- Développez, gérez et exécutez des tests basés sur la simulation grâce à Simulink Test™.
Mise en évidence de la logique active à l'aide de Model Slicer.
Générer du code
Générez du code pour implémenter votre logique Stateflow sur des systèmes embarqués.
- Générez du code C et C++ à partir de modèles Simulink et Stateflow grâce à Simulink Coder™.
- Générez du code VHDL et Verilog pour les designs FPGA et ASIC avec HDL Coder™.
- Générez du texte structuré IEC 61131-3 pour les PLC et PAC avec Simulink PLC Coder™.
Générez du code pour implémenter la logique Stateflow.
Ressources produits :
You can also select a web site from the following list:
Americas
- América Latina (Español)
- Canada (English)
- United States (English)
Europe
- Belgium (English)
- Denmark (English)
- Deutschland (Deutsch)
- España (Español)
- Finland (English)
- France (Français)
- Ireland (English)
- Italia (Italiano)
- Luxembourg (English)
- Netherlands (English)
- Norway (English)
- Österreich (Deutsch)
- Portugal (English)
- Sweden (English)
- Switzerland
- United Kingdom (English)
Asia Pacific
- Australia (English)
- India (English)
- New Zealand (English)
- 中国
- 日本Japanese (日本語)
- 한국Korean (한국어)