MATLAB et Simulink pour le développement de systèmes sur des SoC adaptatifs AMD Versal

Les designers de systèmes utilisent MATLAB et Simulink pour développer, déployer et vérifier des designs sur les cartes SoC adaptatives Versal™. Avec MATLAB et Simulink, vous pouvez :

  • Modéliser et simuler des architectures hardware et des algorithmes
  • Déployer des systèmes sur des cartes SoC adaptatives Versal en utilisant la génération automatique de code HDL et C
  • Débugger et vérifier des algorithmes s’exécutant sur des cartes de développement Versal connectées aux environnements de test MATLAB et Simulink

Simuler des designs pour les cartes SoC adaptatives Versal

MATLAB et Simulink offrent un environnement qui permet de simuler et d'analyser des designs SoC pour les cartes SoC adaptatives Versal. Vous pouvez ainsi :

  • Partitionner des algorithmes en portions à exécuter sur des processeurs Arm® Cortex®-A72 et à implémenter en tant que cœurs IP dans la logique programmable
  • Intégrer des cœurs IP dans des designs de référence préconfigurés et modifier le modèle créé pour inclure l'algorithme ciblé pour le processeur
  • Améliorer les fonctionnalités de modélisation et de simulation pour inclure les effets de l'architecture hardware (avec SoC Blockset)
  • Simuler des applications hardware/software qui intègrent les effets de la communication entre les processeurs, la logique programmable et la mémoire DDR externe (avec SoC Blockset)
Trois images incluent une capture d'écran de SoC Model Creator sur la gauche. Le modèle Simulink de plus haut niveau en haut. Le modèle Simulink du software à droite.

Kit d'évaluation VCK190 de la série Versal AI Core d'AMD Xilinx.

Déployer des modèles sur des cartes SoC adaptatives Versal

HDL Coder et SoC Blockset proposent des workflows de ciblage pour les cartes SoC adaptatives Versal. HDL Coder vous permet de générer des cœurs IP à partir de votre algorithme avec des interfaces AXI4 et de les déployer dans la logique programmable. Ensuite, avec Embedded Coder, vous pouvez générer des applications software avec des drivers pour communiquer avec les interfaces AXI4 sur les cœurs IP.

SoC Blockset propose un workflow intégré de ciblage hardware/software basé sur HDL Coder et Embedded Coder, ciblant les Versal Scalar, Adaptable et DSP Engines. SoC Blockset permet de personnaliser automatiquement les cartes, cartes filles, systèmes d'exploitation et blocs IP.

En utilisant les workflows de ciblage HDL Coder et SoC Blockset, vous pouvez :

  • Prototyper votre design sur le kit d'évaluation VCK190 de la série Versal AI Core à partir de MATLAB et Simulink
  • Régler les registres AXI4 à partir de MATLAB pour ajuster les paramètres de l'algorithme de manière interactive sur les cartes Versal
  • Créer vos propres définitions de cartes et de design de référence pour les cartes hardware personnalisées basées sur Versal
  • Personnaliser des modèles avec des interfaces internes prédéfinies, des interfaces d'entrées/sorties externes et des registres AXI4

Vous pouvez également utiliser HDL Coder et Embedded Coder (avec AMD Vitis™ Model Composer) pour cibler les Versal AI Engines


Vérifier les algorithmes déployés sur du hardware SoC adaptatif Versal

Vous pouvez vérifier votre code HDL avec des test benches MATLAB et Simulink au lieu d'écrire des test benches Verilog or VHDL. Vérifiez que le code fonctionne en utilisant la cosimulation avec les simulateurs HDL de Siemens® EDA, Cadence® et AMD Xilinx®. Ce processus vous permet de :

  • Vérifier et tester sur le kit d'évaluation VCK190 de la série Versal AI Core
  • Vérifier les cœurs IP programmés sur des cartes Versal avec des tests FPGA-in-the-loop
  • Tester et débugger sur le hardware en utilisant MATLAB pour accéder à la mémoire embarquée grâce à l’AXI Manager et la capture de données FPGA
Carte de développement connectée à un ordinateur portable qui exécute des tests à partir d'une session MATLAB.

Produits

En savoir plus sur les produits utilisés pour le développement de systèmes sur des applications utilisant des SoC adaptatifs Versal.