FPGA Xilinx et SoC Zynq

Modélisez, vérifiez et programmez vos algorithmes sur des dispositifs Xilinx.

Les experts du domaine et les ingénieurs hardware utilisent MATLAB® et Simulink® pour développer des applications prototypes et de production en vue d'un déploiement sur des dispositifs FPGA Xilinx® et SoC Zynq®. Avec MATLAB et Simulink, vous pouvez effectuer les opérations suivantes : 

  • Modéliser l'architecture hardware au niveau du système
  • Programmer votre FPGA ou SoC sans écrire de code
  • Simuler et déboguer votre FPGA ou SoC à l'aide des outils MATLAB et Simulink
  • Créer une conception FPGA et SoC de production

« En tant qu'ingénieur système en mécatronique, mon domaine d'expertise, ce sont les systèmes de contrôle et leurs modèles, pas le HDL et les FGPA. Avec le Model-Based Design, mes connaissances et ma maîtrise du contrôleur et du système contrôlé me permettent d'effectuer une partie des tâches d'un ingénieur FPGA, ce qui leur donne alors moins de travail. »

Rob Reilink, DEMCON

Utilisation de MATLAB avec les FPGA Xilinx et les SoC Zynq 

Modélisation pour la programmation FPGA et SoC 

Ajoutez une architecture hardware à votre algorithme à l'aide de MATLAB et Simulink. Cela inclut une fixed-point quantization (30:34) pour une utilisation plus efficace des ressources, et une génération de code native floating-point (8:55) pour faciliter la programmation des FPGA. Réutilisez vos tests et votre algorithme de référence pour simuler chaque affinage.

HDL Coder™ génère du code VHDL ou Verilog synthétisable directement depuis des blocs de fonction Simulink et MATLAB « HDL-ready » pour des domaines comme le traitement du signalles communications sans filles commandes moteur et électronique de puissance et le traitement d'image/vidéoXilinx System Generator pour DSP et Xilinx Model Composer ajoutent à Simulink des blocs Xilinx, qui peuvent être intégrés aux blocs natifs à des fins de simulation et de génération de code HDL.

Analysez les effets des architectures hardware et software, notamment l'utilisation de la mémoire, l'ordonnancement et les effets du système d'exploitation, à l'aide de SoC Blockset™.

Programmation de FPGA Xilinx et de SoC Zynq

HDL Coder vous aide à programmer votre FPGA ou SoC directement depuis Simulink, le tout sans écrire une seule ligne de code. Depuis HDL Coder, vous pouvez optimiser et générer le code VHDL ou Verilog synthétisable ainsi que les interfaces AXI à insérer dans un SoC. Vous pouvez ensuite appeler Embedded Coder pour générer du code C/C++ afin de programmer le logiciel exécuté sur le processeur embarqué.

Vous pouvez télécharger des packages de support pour les dispositifs FPGA Xilinx et SoC Zynq en vue d'une utilisation avec Embedded Coder et HDL Coder. Ces packages automatisent la synthèse, le placement et le routage Xilinx Vivado , et la programmation FPGA/SoC. Des processus entièrement automatisés sont disponibles pour les cartes supportées et sont adaptés à divers domaines comme le contrôle de moteur, le traitement d'image/vidéo et la radio logicielle.

Simulation et débogage FPGA

HDL Verifier réutilise vos environnements de test MATLAB et Simulink pour vérifier votre conception FPGA. 

Avec la cosimulation (5:35), vous pouvez exécuter automatiquement votre banc d’essai MATLAB ou Simulink connecté à votre conception Verilog ou VHDL exécuté dans un simulateur de Mentor Graphics ou Cadence Design Systems.

La simulation FPGA-in-the-Loop connecte aux cartes FPGA Xilinx supportées votre banc d'essai MATLAB ou Simulink via Ethernet, JTAG ou PCI-Express (2:52).

Utilisez MATLAB as an AXI Master interface (5:40) pour transmettre des données à votre FPGA et insérer une logique de data capture (4:09) afin de déboguer votre FPGA à l'aide de points de test internes.

Conception FPGA et SoC de production

Les experts du domaine et les ingénieurs hardware utilisent MATLAB et Simulink pour collaborer sur des conceptions FPGA et SoC de production pour les communications sans fil, le image/video processing (20:59), les motor and power control (24:20) et les applications critiques pour la sécurité.

Les optimizations (49:42) de synthèse de haut niveau HDL Coder vous aident à atteindre vos objectifs de conception tout en préservant la traçabilité entre le code RTL généré, le modèle et les exigences, essentielle pour les processus haute fiabilité comme DO-254. Outre le code VHDL et Verilog synthétisable, HDL Coder génère des cœurs IP qui s'insèrent facilement dans Vivado IP Integrator pour l'intégration de systèmes. HDL Verifier génère des verification models (5:19) qui accélèrent le développement de bancs d'essai.