Génération et vérification de code HDL

 

Simulink pour la génération et la vérification de code HDL 

Explorez, implémentez et vérifiez les designs FPGA, SoC, ou ASIC sans écrire de code HDL

Concevez et explorez à haut niveau, puis générez et vérifiez le code HDL directement depuis MATLAB® ou Simulink® pour des projets de prototypage ou de production FPGA, ASIC ou SoC (system-on-chip).

  • Générez du code VHDL® ou Verilog® optimisé et lisible pour n'importe quel hardware FPGA, ASIC ou SoC
  • Associez le design au niveau système à l'implémentation au niveau sous-système
  • Créez votre sous-système hardware en utilisant des modèles de haute qualité pour les mathématiques, le traitement numérique du signal, les communications sans fil, les contrôles et le traitement de la vision
  • Convertissez le design en virgule fixe à l'aide d'un guidage automatisé ou générez des opérations en virgule flottante native pour n'importe quelle cible
  • Déployez et déboguez hardware prototype directement depuis Simulink et MATLAB
  • Réutilisez le modèles d'algorithmes et les cas de test 

« Grâce à l'approche Model-Based Design, nous pouvons vérifier nos algorithmes et la fonctionnalité du système plus tôt, nous adapter plus rapidement aux changements de spécification et évaluer davantage de solutions de design qu'avec notre processus de design traditionnel. Le Model-Based Design permet de réduire le fossé entre les experts en algorithmes et les ingénieurs RTL. »

Mamoru Kamiya, Renesas System Design

Utiliser MATLAB et Simulink pour la génération et la vérification de code HDL

Génération de code HDL indépendante de la cible

Utilisez des techniques de synthèse haut niveau pour compiler du code MATLAB ou Simulink prêt pour le hardware en code VHDL ou Verilog HDL lisible, traçable et synthétisable. Ce code est optimisé et portable sur n'importe quelle cible FPGA, ASIC ou SoC. 

Vous pouvez produire du code HDL de qualité, quelle que soit votre expérience dans le domaine du design hardware. En travaillant à haut niveau, vous pouvez explorer rapidement les compromis en matière d'architecture hardware pour atteindre vos objectifs et générer automatiquement le code HDL et les interfaces.

Approche Model-Based Design en mode collaboratif

Avec Simulink, les développeurs d'algorithmes peuvent collaborer avec les ingénieurs de design hardware, software et analogique. Ils peuvent utiliser les mêmes modèles pour concevoir, explorer les compromis et vérifier l'architecture du système avant de commencer l'implémentation.

La génération de code HDL directement à partir de ces modèles vous permet de vous adapter aux changements ; elle permet aussi de maintenir la traçabilité entre le code VHDL ou Verilog, le modèle et les exigences. 

Modèles prêts pour le HDL et exemples

Développez votre design à l'aide de blocs de haut niveau qui simulent des implémentations hardware d'algorithmes et générez du code HDL de qualité. Ces blocs incluent les mathématiques, la trigonométrie, le traitement numérique du signal, les communications sans fil ainsi que le traitement d image et vidéo. Vous pouvez utiliser la propriété intellectuelle au niveau sous-système pour les communications sans fil LTE et le traitement de la vision.

Le passage à la virgule fixe simplifié

Convertissez automatiquement vos types données de virgule flottante en virgule fixe pour l'implémentation. Cela vous permet d'équilibrer l'utilisation des ressources et la précision.

Si votre design comporte des calculs nécessitant une haute précision ou une plage dynamique élevée, ou si vous souhaitez générer un prototype avant de le convertir en virgule fixe, vous pouvez générer du code HDL virgule flottante natif, synthétisable et indépendant de la cible.

Prototypage automatique sur FPGA et SoC

Pour les plateformes de prototypage FPGA et SoC de Xilinx®, Intel®, Microsemi® et Speedgoat, vous pouvez générer tout ce dont vous avez besoin pour programmer la carte en cliquant simplement sur un bouton. Le prototype peut s'exécuter en tant que carte autonome, ou peut se connecter à MATLAB ou Simulink pour recevoir les stimuli et le débogage. Vous pouvez ensuite le réutiliser pour l'implémentation en production sur n'importe quel FPGA, ASIC ou SoC. Et vous pouvez configurer des cartes de prototypage personnalisées pour une programmation facile.

Réutiliser des modèles et des tests pour la vérification

Cosimulez vos modèles et tests MATLAB ou Simulink avec du code HDL écrit à la main ou généré s'exécutant dans un simulateur Mentor Graphics® ou Cadence®. Exportez ensuite ces modèles et tests sous forme de composants SystemVerilog DPI-C pour votre environnement de vérification personnalisé ou UVM.