Démarrer avec MATLAB et Simulink pour le développement FPGA, ASIC et SoC

Explorer les exemples, les vidéos et les tutoriels

Demander un devis Contacter l’équipe commerciale

Les fondamentaux de MATLAB et Simulink
Modélisation et déploiement sur FPGA et ASIC
Vérification de code VHDL et Verilog
Thèmes spécifiques aux SoC et aux applications

Adopter l'approche Model-Based Design pour le développement de FPGA, ASIC et SoC

Les fondamentaux de MATLAB et Simulink

Adopter l'approche Model-Based Design pour le développement de FPGA, ASIC et SoC

En savoir plus sur la collaboration entre le design et la vérification d'algorithmes et de composants hardware numériques, pour explorer les options d'implémentation, la vérification plus en amont et la génération de composants de vérification.

Vidéos

MATLAB Onramp

Découvrez les bases de MATLAB avec ce tutoriel d'introduction gratuit de deux heures consacré aux fonctionnalités et workflows couramment utilisés.

Formation à distance interactive

Simulink Onramp

Découvrez les fondamentaux de la création, de l'édition et de la simulation de modèles dans Simulink grâce à ce tutoriel introductif gratuit d'une durée de trois heures.

Formation à distance interactive

Fondamentaux MATLAB

Cette formation de trois jours propose une présentation exhaustive de l’environnement de calcul scientifique MATLAB.

Formation à distance interactive ou dispensée par un formateur

Fondamentaux Simulink

Cette formation de deux jours est à destination des ingénieurs qui débutent en matière de modélisation de systèmes et d'algorithmes et de validation de designs dans Simulink.

Formation dispensée par un formateur

Démarrer avec Simulink

Découvrez l'approche Model-Based Design et la manière d'utiliser Simulink pour créer des schémas blocs et des modèles simples.

Documentation

Modélisation et déploiement sur FPGA et ASIC

Design FPGA avec MATLAB (5 Vidéos)

Regardez ce guide vidéo en cinq parties pour en savoir plus sur le design de FPGA avec MATLAB. Découvrez les facteurs clés à prendre en compte lorsque vous ciblez un algorithme de traitement du signal sur du hardware FPGA ou ASIC.

Vidéo

Utilisation de HDL Coder WFA pour implémenter un effet de distorsion

Ce tutoriel explique comment concevoir et implémenter un algorithme de traitement du signal audio sur du hardware FPGA avec HDL Coder

Publication de blog

FPGA pour les applications DSP : un passage simplifié en virgule fixe

Découvrez comment faire passer des designs de traitement du signal et de communications en virgule flottante à une implémentation efficace en virgule fixe sur FPGA.

Webinar enregistré

Générer du code HDL en virgule flottante pour du hardware FPGA et ASIC

Générer du code VHDL ou Verilog synthétisable et indépendant de la cible directement depuis des modèles en virgule flottante à demi, simple ou double précision.

Démonstration vidéo

L'approche Model-Based Design pour FPGA et ASIC dans le contexte de la sécurité fonctionnelle

Découvrez comment concevoir et implémenter des algorithmes de traitement du signal, de design des systèmes de contrôle et de vision sur FPGA, ASIC et SoC, tout en respectant les normes de sécurité fonctionnelle comme ISO 26262, IEC 61508 ou IEC 62304.

Vidéo

Tutoriel autoguidé sur HDL Coder

Ce tutoriel vous guidera tout au long des étapes pour implémenter un algorithme MATLAB dans du hardware FPGA.

Document et exemples

Guide méthodologique pour l'apprentissage et l'évaluation de HDL Coder

Ces guides vous aideront à adopter HDL Coder pour votre design et proposent des exemples illustrant une sélection de concepts.

Document et exemples

Traitement numérique du signal sur FPGAs — Traitement numérique du signal sur FPGA

Cette formation de trois jours passe en revue les fondamentaux du traitement numérique du signal pour une implémentation sur FPGA.

Formation dispensée par un formateur

Génération du code HDL de modèles Simulink — Génération de code HDL depuis Simulink

Cette formation de deux jours vous explique comment générer et vérifier du code HDL depuis un modèle Simulink avec HDL Coder et HDL Verifier.

Formation dispensée par un formateur

Documentation

Vidéo sur l’implémentation hardware d’algorithmes de FFT à haute performance sur des FPGA

Avec les paramètres prédéfinis du bloc FFT de DSP HDL Toolbox, les ingénieurs peuvent rapidement explorer l' implémentation de différentes architectures, simuler la latence du hardware et streamer des données entrantes traitées par échantillon ou par trame pour répondre aux exigences de haute vitesse.

Vidéo

Développement FPGA, ASIC et SoC avec MATLAB et Simulink

Découvrez comment le design de haut niveau dans MATLAB et Simulink vous permet d'accélérer le design et la vérification pour les projets ASIC et FPGA. HDL Coder offre l'environnement de design qui convient, tandis que HDL Verifier vous permet de vous connecter aux meilleurs outils de vérification de design de l'industrie

Vidéos

Workflow MATLAB-to-SystemC pour Cadence Stratus HLS

Découvrez comment produire des implémentations optimisées ASIC de code MATLAB avec HDL Coder. Générez du code SystemC en virgule fixe synthétisable avec un test bench SystemC pour l'utiliser avec l'outil de synthèse de haut niveau Cadence Stratus HLS.

Vidéos

Des algorithmes à l'implémentation sur FPGA/ASIC, avec MATLAB et Simulink

Découvrez le design de haut niveau des FPGA et des ASIC, avec MATLAB et Simulink, à travers des démonstrations live utilisant HDL Coder. La démonstration présente un processus détaillé, allant des modèles initiaux jusqu’à l’intégration de la construction hardware et la génération du code RTL.

Vidéos

Vérification de code VHDL et Verilog

Améliorer la vérification RTL en se connectant à MATLAB

Générez des composants DPI SystemVerilog pour accélérer la création d'un environnement de vérification, débuggez des problèmes avec la cosimulation entre MATLAB ou Simulink et une simulation HDL, et découvrez comment éliminer les bugs plus tôt grâce à une collaboration plus étroite.

Webinar enregistré

Génération de modèles DPI-C depuis MATLAB avec HDL Verifier

Générer un modèle de référence DPI-C SystemVerilog à utiliser dans une simulation UVM à partir de MATLAB avec HDL Verifier.

Démonstration vidéo

Générer SystemVerilog DPI pour la vérification des signaux mixtes analogiques

Exportez des modèles Simulink analogique/à signaux mixtes dans votre simulateur SystemVerilog.

Vidéo

Importer du code HDL pour la cosimulation avec Simulink

Utilisez HDL Verifier pour importer du code VHDL ou Verilog existant ou écrit à la main pour la cosimulation avec Simulink.

Démonstration vidéo

Utiliser la capture de données FPGA pour débugger un design

Ce tutoriel explique comment insérer une fonctionnalité pour extraire des données d'un prototype FPGA afin d'en faire le débuggage dans MATLAB et Simulink.

Publication de blog

MATLAB en tant qu'AXI Master avec des cartes SoC Zynq et FPGA Xilinx

MATLAB en tant qu'AXI Master dans HDL Verifier offre un accès en lecture/écriture à des emplacements mémoire embarqués sur des cartes FPGA Xilinx^® et SoC Zynq^® depuis une session MATLAB. Découvrez comment il est utilisé pour contrôler un cœur IP généré par HDL Coder.

Démonstration vidéo

Documentation

ASIC Testbench for HDL Verifier

ASIC Testbench for HDL Verifier est un module supplémentaire qui permet à HDL Verifier de générer des composants de test bench depuis MATLAB ou Simulink, dans des environnements UVM (Universal Verification Methodology) ou SystemVerilog.

Documentation

Introduction à ASIC Testbench

Exportez des test benches UVM et SystemVerilog de MATLAB et Simulink vers des environnements de production ASIC/FPGA pour les simulateurs Cadence, Siemens, Synopsys et AMD.

Vidéos

Thèmes spécifiques aux SoC et aux applications

Modélisation et simulation | Concevoir un chemin de données allant d'un FPGA à un processeur avec SoC Blockset

Utilisez SoC Blockset pour concevoir et simuler des applications avec des cartes FPGA, des algorithmes de processeur et des interfaces de mémoire avant de les déployer dans le hardware.

Vidéos

Déployer des systèmes de télécommunications 5G NR sur des cartes FPGA : un workflow complet avec MATLAB et Simulink

Livre blanc

Radio logicielle (SDR) avec MATLAB et Simulink

Découvrez comment capturer et traiter des données de télécommunications en temps réel avec MATLAB et des plateformes de radio logicielle (SDR).

Webinar enregistré

Vidéo

Traitement de la vision pour FPGA (5 Vidéos)

Découvrez les considérations, les workflows et les techniques permettant de cibler un algorithme de traitement de la vision sur FPGA.

Série de vidéos

Déployer le Deep Learning sur des dispositifs embarqués : le bon usage des FPGA

Découvrez comment concevoir et déployer des applications de Deep Learning, de Computer Vision et de traitement du signal sur des FPGA Zynq Xilinx, des GPU NVIDIA et des CPU. Prototypez des réseaux de Deep Learning dans vos applications basées sur des FPGA avec le nouveau workflow basé sur MATLAB.

Vidéo

Certification d'un système de contrôle de vol implémenté sur un SoC

Découvrez comment vous pouvez utiliser l'approche Model-Based Design pour développer un système de contrôle de vol composé d'un software (code C) et d'un FPGA (code HDL) implémentés sur un SOC (System on a Chip).

Vidéo

Solutions CPU, FPGA et E/S pour les tests et la simulation temps réel avec Simulink

Ce webinar vous donnera un aperçu des solutions de simulation et de test temps réel de MathWorks et Speedgoat pour les tests RCP/HIL. Vous apprendrez comment tester le design de votre contrôleur en temps réel avec le hardware et les E/S à partir d'une simulation sur ordinateur.

Webinar enregistré

Simulation Hardware-in-the-Loop (HIL) basée sur FPGA pour l'électronique de puissance

Découvrez comment HDL Coder peut implémenter un modèle Simscape en code HDL pour des tests Hardware-in-the-Loop sur un FPGA dans une machine cible temps réel Speedgoat.

Webinar enregistré