Démarrer avec la génération de code HDL

Ces ressources permettent aux ingénieurs d'améliorer leurs compétences en matière de génération de code HDL à partir de blocs Simulink®, de code MATLAB® et de diagrammes Stateflow®. Le programme propose de nombreuses ressources, notamment des vidéos, des autoformations, des webinars et des formations en présentiel.

Les fondamentaux de MATLAB et Simulink

Découvrez les bases de MATLAB avec ce tutoriel d'introduction gratuit de deux heures consacré aux fonctionnalités et processus de développement couramment utilisés.

Formation en ligne

Découvrez les fondamentaux en matière de création, édition et simulation de modèles dans Simulink en suivant ce tutoriel d'introduction gratuit de trois heures.

Formation en ligne

Découvrez comment utiliser Simulink pour concevoir, simuler, implémenter et tester différents systèmes non stationnaires.

Webinar enregistré

Cette formation de trois jours offre une introduction complète à l'environnement de calcul scientifique MATLAB.

Formation en ligne dispensée par un formateur

Cette formation de deux jours s'adresse à des ingénieurs pour qui la modélisation de systèmes et la validation d'algorithmes dans Simulink sont des concepts nouveaux.

Formation dispensée par un formateur

Découvrez le Model-Based Design et apprenez à utiliser Simulink pour créer des schéma-blocs et des modèles simples.

Documentation

Modélisation et déploiement sur FPGA et ASIC

Regardez cette série de cinq vidéos pour en savoir plus sur le design FPGA avec MATLAB. Découvrez les facteurs clés à prendre en compte pour implémenter un algorithme de traitement du signal sur FPGA ou ASIC.

Démonstration vidéo

Utilisez MATLAB et Simulink pour déployer un algorithme sur du hardware.

Démonstration vidéo

Découvrez comment prendre en charge le traitement du signal et les conceptions de systèmes de communication, de la virgule flottante jusqu'à l'implémentation en virgule fixe efficace sur les FPGA.

Webinar enregistré

Générez du code VHDL ou Verilog synthétisable indépendant de la cible directement à partir de modèles virgule flottante à simple précision.

Démonstration vidéo

Découvrez comment connecter l'implémentation et la vérification FPGA et ASIC au design au niveau système dans Simulink avec HDL Coder™ et HDL Verifier™.

Webinar enregistré

Ce tutoriel vous guidera dans les étapes nécessaires à l'implémentation d'un algorithme MATLAB sur FPGA.

Document et exemples

Ce guide vous aidera à débuter dans le design avec HDL Coder grâce à des exemples qui viennent illustrer certains concepts.

Document et exemples

Cette formation de trois jours passera en revue les fondamentaux du traitement numérique du signal pour une implémentation sur FPGA.

Formation dispensée par un formateur

Cette formation de deux jours vous expliquera comment générer et vérifier du code HDL depuis un modèle Simulink avec HDL Coder et HDL Verifier.

Formation dispensée par un formateur

Vérification de code VHDL et Verilog

Générez des composants SystemVerilog DPI pour accélérer la création de l'environnement de vérification, déboguez les problèmes grâce à la cosimulation entre MATLAB ou Simulink et la simulation HDL, et découvrez comment éliminer des erreurs plus tôt grâce à une collaboration renforcée.

Webinar enregistré

Générez un modèle de référence SystemVerilog DPI-C pour une simulation UVM à partir de MATLAB en utilisant HDL Verifier.

Démonstration vidéo

Utilisez HDL Verifier pour importer du code VHDL ou Verilog manuel ou existant aux fins d'une cosimulation avec Simulink.

Démonstration vidéo

Effectuez des vérifications basées sur FPGA avec des cartes hardware personnalisées en utilisant MATLAB et Simulink comme test benches.

Démonstration vidéo

Analysez les signaux internes d’un FPGA autonome directement dans MATLAB ou Simulink.

Démonstration vidéo

La fonctionnalité « MATLAB en tant qu'AXI Master » dans HDL Verifier offre un accès en lecture/écriture aux mémoires des cartes FPGA Xilinx® et SoC Zynq® depuis une session MATLAB. Découvrez comment l'utiliser afin de contrôler un cœur IP généré par HDL Coder sur un FPGA Xilinx Kintex®-7.

Démonstration vidéo

La fonctionnalité « MATLAB en tant qu'AXI Master » dans HDL Verifier offre un accès en lecture/écriture aux mémoires des cartes SoC et FPGA Intel® depuis une session MATLAB. Découvrez comment l'utiliser afin de contrôler un cœur IP généré par HDL Coder sur un FPGA Intel MAX® 10.

Démonstration vidéo

SoC (System on a Chip) et applications

Utilisez MATLAB et Simulink pour programmer des FPGA Intel SoC pour du prototypage.

Démonstration vidéo

Découvrez comment utiliser MATLAB et Simulink pour modéliser, simuler, tester et déployer des algorithmes de communication sur les plateformes de production Zynq et AD9361.

Webinar enregistré

Vérifiez les performances RF d’un système basé sur Xilinx RFSoC avec MATLAB et Simulink.

Démonstration vidéo

Découvrez les éléments à prendre en compte, les processus et les techniques pour implémenter un algorithme de traitement vidéo sur FPGA.

Série de vidéos

Ce webinar vous donnera un aperçu des solutions de simulation et de test temps réel de MathWorks et Speedgoat pour les tests RCP/HIL. Vous apprendrez comment tester le design de votre contrôleur en temps réel avec le hardware et les E/S à partir d'une simulation sur ordinateur.

Webinar enregistré

Regardez cette vidéo présentant la simulation Hardware-in-the-Loop (HIL) d'un moteur et d'un variateur fonctionnant sur un FPGA avec un pas de temps de 1 µs.

Webinar enregistré

Cette formation de deux jours porte sur le développement et la configuration de modèles dans Simulink, ainsi que sur le déploiement sur des cartes SoC Xilinx Zynq-7000 programmables.

Formation dispensée par un formateur

Cette formation pratique d'une journée porte sur la modélisation de radios logicielles SDR (Software Defined Radio) avec MATLAB et Simulink, ainsi que la configuration et le déploiement sur une carte ADI RF SOM.

Formation dispensée par un formateur