Simulink Design Verifier

Simulink^® Design Verifier™ utilise des méthodes formelles pour identifier les erreurs de design cachées dans les modèles. Il détecte les blocs du modèle qui entraînent des problèmes de dépassement d'entier, de logique morte, de violation d'accès aux tableaux et de division par zéro. Il peut vérifier de manière formelle que le design répond aux exigences fonctionnelles. Pour chaque erreur de design et chaque exigence non respectée, il génère un cas de test de simulation pour le débuggage.

Simulink Design Verifier génère des cas de test pour la couverture du modèle, ainsi que des objectifs personnalisés afin d'étendre les cas de tests existants basés sur les exigences. Ces cas de test permettent à votre modèle de remplir les objectifs de condition, de décision, de condition/décision modifiée (MCDC) et les objectifs de couverture personnalisés. En plus des objectifs de couverture, vous pouvez spécifier des objectifs de test personnalisés pour générer automatiquement des cas de test basés sur les exigences.

Le support des normes industrielles est assuré via l’IEC Certification Kit (pour les normes CEI 61508 et ISO 26262) et le DO Qualification Kit (pour DO-178).