RF et signaux mixtes

Modéliser et simuler des systèmes RF, SerDes et à signaux mixtes

Vous pouvez utiliser les produits Simulink^® suivants pour modéliser et simuler de manière plus rapide et plus fidèle des systèmes à fréquence radio (RF), de sérialiseurs/désérialiseurs (SerDes) et à signaux mixtes.

RF Blockset vous permet de modéliser des éléments RF, et de simuler des émetteurs-récepteurs et des front-ends RF à différents niveaux d’abstraction. Vous pouvez caractériser des modèles RF afin de modéliser des architectures adaptatives, notamment le contrôle automatique de gain (AGC), les algorithmes de pré-distorsion numérique (DPD) et le beamforming. RF Blockset vous permet également de masquer les détails d’implémentation du modèle.
SerDes Toolbox vous permet de modéliser des systèmes SerDes et de générer des modèles IBIS-AMI pour des systèmes d'interconnexion numériques à grande vitesse. Vous pouvez observer les effets d’ISI, de jitter, du bruit, de la perte d'insertion et du crosstalk, et vérifier la conformité avec les normes de l'industrie, notamment IEEE 802.3, OIF, PCIe, USB et DDR5.
Mixed-Signal Blockset vous permet de modéliser des systèmes ADC, DAC, PLL et SMPS. Vous pouvez également vérifier des IC à signaux mixtes et combiner des comportements de circuits analogiques avec des modèles numériques dans le but d’obtenir des représentations plus détaillées des systèmes électroniques.

Rubriques

Getting Started with RF Modeling (RF Blockset)
Build a simple RF receiver and perform circuit envelope simulation.
Design SerDes System and Export IBIS-AMI Model (SerDes Toolbox)
Create and analyze a SerDes system, and export an IBIS-AMI model using the SerDes Designer app.
Design and Evaluate Simple PLL Model (Mixed-Signal Blockset)
This example shows how to design a simple phase-locked loop (PLL) using a reference architecture and validate it using PLL Testbench.

Exemples présentés

Top-Down Design of RF Receiver

Design an RF receiver for a ZigBee-like application using a top-down methodology.

Power Amplifier and DPD Modeling for Dynamic EVM Measurement

Extract a PA model using measured data, verify the quality of the fitting, and simulate the PA model with and without DPD.

Enable Model Protection and Accelerator Modes in RF Blockset Models

Conceal implementation details and enable accelerator modes in your RF Blockset model.

Architectural 112G PAM4 ADC-Based SerDes Model

Model a 112G PAM4 time-interleaved ADC-Based SerDes.

PCIe6 Transmitter/Receiver IBIS-AMI Model

Create IBIS-AMI models for a PCI-Express Generation 6 (PCIe Gen6) transmitter and receiver using the library blocks in SerDes Toolbox™. The IBIS-AMI models generated by this example can be used in Serial Link Designer from Signal Integrity Toolbox™ and conform to the PCIe Gen6 Base-Specification published by the PCI-SIG.

USB4 V2 Transmitter/Receiver IBIS-AMI Model

Implement USB4 V2 (80Gbps PAM3) Transmitter and Receiver architectures with SerDes Designer and generate IBIS-AMI models using the library blocks in SerDes Toolbox™. The generated models conform to the IBIS-AMI and USB4 V2 specifications.

Design and Evaluate Successive Approximation ADC Using Stateflow

Design and evaluate a 12-bit successive approximation register ADC.

Boost Power Train Design Workflow

Design a power supply with a boost power train for a specific operating point, control the output voltage, and perform time-domain simulations.

Digital Phase Locked Loop

Model a digital phase locked loop using the Mixed-Signal Blockset™. In a digital phase locked loop, phase detection is performed by a time to digital converter (TDC), loop filtering is performed by a digital filter, and the oscillator is a digitally controlled oscillator (DCO). This example demonstrates a behavioral model of a TDC, using the BiquadFilter from the DSP System Toolbox™ as the digital loop filter, and using VCOs and DACs from the Mixed-Signal Blockset to model the DCO.