MATLAB et Simulink pour les systèmes de batterie

Développer des algorithmes de système de gestion de batterie (BMS)

Utilisez Simulink et Simscape pour développer des algorithmes qui garantissent les performances souhaitées, un fonctionnement sûr et une durée de vie acceptable dans diverses conditions de fonctionnement et d'environnement. Avec la simulation au niveau système, vérifiez les aspects fonctionnels du design du BMS sur les modèles comportementaux de la batterie, des circuits électriques, des conditions environnementales et des charges. Maîtrisez le comportement dynamique du bloc de batteries et explorez l'efficacité des algorithmes BMS pour :

• Surveiller la tension et la température des cellules
• Estimer l'état de charge (State-of-Charge, SOC) et l'état de santé (State-Of-Health, SOH)
• Contrôler le profil de charge de la batterie
• Équilibrer le SOC des cellules individuelles
• Isoler le bloc de batteries de la source et de la charge, si nécessaire

Tester et vérifier les algorithmes pour les systèmes de gestion de batterie

Générez du code C/C++ et HDL à partir de modèles Simulink et Simscape pour le prototypage rapide (RP) ou les tests Hardware-in-the-Loop (HIL) afin de valider les algorithmes BMS en utilisant la simulation temps réel. Émulez les contrôleurs BMS afin de pouvoir valider des algorithmes avant de générer et d'implémenter du code sur un microcontrôleur ou un FPGA. Testez un contrôleur BMS avant d'utiliser des prototypes hardware en effectuant des tests HIL pour simuler l'équilibre du système de batteries.

Générer et déployer du code

Générez du code C/C++ et HDL lisible, compact et efficace à partir d'algorithmes pour les systèmes de batterie, prêt à être implémenté sur des microcontrôleurs de production, des FPGA et des ASIC.

• Utilisez Embedded Coder et les hardware support packages pour la génération et le déploiement de code embarqué sur des dispositifs SoC (System on a Chip) ARM^® Cortex^®-A/M/R, C2000, STM32, Infineon^® AURIX™, Xilinx^® Zynq^® et Intel^®.
• Utilisez HDL Coder et les hardware support packages pour la génération et le déploiement de code HDL sur les dispositifs Intel (FPGA, SoC), Xilinx (FPGA, Zynq, RFSoC) et Microchip (FPGA, SoC).
• Optimisez les paramètres de génération de code, améliorez l'efficacité du code et facilitez l'intégration avec le code, les types de données et les paramètres de calibration existants.