Les ingénieurs qui conçoivent des circuits intégrés (IC) utilisent MATLAB et Simulink pour améliorer le design, la vérification et le prototypage des circuits intégrés tout au long du développement.
Avec MATLAB et Simulink, vous pouvez :
- Utiliser l'approche Model-Based Design pour améliorer l'exploration de l'architecture, permettre une vérification anticipée, accélérer le processus de vérification et réduire le temps et les coûts de développement
- Générer du code RTL synthétisable, ainsi que des test benches et des modèles C/C++, HDL, System C et IBIS-AMI pour accélérer le prototypage, l'implémentation et la vérification
- Réutiliser des modèles MATLAB et Simulink existants dans les workflows d'automatisation du design électronique (EDA), en les exploitant comme modèles de référence, générateurs de stimuli et test benches validés
- Améliorer l'efficacité des designs analogiques et à signaux mixtes grâce à l'automatisation, aux rapports avancés, à l'ajustement de courbes et à l'IA
NOUVEAU
Blog
Design et vérification de semi-conducteurs
Rationaliser l'exploration d’architectures, optimiser le post-traitement des simulations et commencer la vérification à un stade précoce avec MATLAB et Simulink.
Rationalisation de l'exploration d’architectures
Vous pouvez utiliser MATLAB pour analyser des architectures système de haut niveau, par exemple pour choisir entre des modulateurs sigma-delta de deuxième ou de troisième ordre, ou pour sélectionner le meilleur type de boucle à verrouillage de phase (PLL). À mesure que l'intégration et les nœuds de processus avancés augmentent la complexité des interactions analogiques-numériques, vous pouvez être confronté à certains défis en matière de modélisation des systèmes, de vérification et d'analyse du bruit. MATLAB et Simulink vous permettent de modéliser conjointement des circuits analogiques, des contrôleurs numériques, des machines à états finis (FSM) et des éléments de traitement numérique du signal (DSP), facilitant ainsi l'analyse par simulation et la vérification à un stade précoce. Vous pouvez réutiliser ces modèles dans des flux EDA, ce qui favorise une approche « Shift-Left ». Des produits tels que Mixed-Signal Blockset vous permettent d'explorer l'espace de design et d'effectuer une analyse statique des PLL, vous aidant ainsi à identifier le point de départ optimal pour vos designs. Des produits comme SerDes Toolbox vous permettent de modéliser, d'analyser et de simuler des systèmes SerDes, ainsi que de générer automatiquement des modèles IBIS-AMI à double PAMn.
Analyse et optimisation des designs
Les produits MATLAB et Simulink vous permettent d'analyser et d'optimiser les designs de circuits intégrés à signaux mixtes. Vous pouvez importer et analyser avec MATLAB des résultats de simulation, volumineux et provenant de Cadence® Virtuoso® ADE Explorer and Assembler, identifier les tendances des données, générer des rapports et optimiser les designs. L'application SerDes Designer vous permet de concevoir des liaisons de communication câblées grâce à des analyses statistiques et d'explorer des configurations d'égaliseur pour améliorer les performances des canaux. Vous pouvez mener des expériences sur plusieurs paramètres, extraire des métriques de design et visualiser des formes d'onde pour les liaisons à haut débit telles que DDR5, PCIe et PAM. Il est également possible d'automatiser les simulations, d'analyser les données et de créer des visualisations directement à partir de la ligne de commande MATLAB.
En savoir plus
- Application Mixed-Signal Analyzer : intégration de Cadence Virtuoso
- Analyser des cartes de ligne de fond de panier
- Explorer l'interface d'intégrité du signal avec le plan d'expériences et la modélisation de la surface de réponse
- Optimiser les tailles des transistors d'un circuit analogique pour en améliorer le performance
- Optimiser les métriques de l'œil dans un modèle de système SerDes
Intégration aux workflows de design EDA
En générant du code Verilog®, SystemVerilog et VHDL® portable et synthétisable à partir de fonctions MATLAB, de modèles Simulink et de diagrammes Stateflow, vous pouvez effectuer des analyses et des optimisations RTL précoces, notamment des évaluations PPA (Power-Performance-Area). Cette capacité, associée à l'optimisation du code RTL en termes de vitesse et de surface, la mise en évidence des chemins critiques et l'obtention d'estimations de ressources, vous permet d'adopter une approche Shift-Left du cycle de design et de vérification. Un outil de conseil pour ce workflow automatise le prototypage sur les cartes AMD®, Intel® et Microchip, et génère des cœurs IP pour les workflows ASIC et FPGA. La traçabilité garantit la vérification du code pour les applications hautement critiques répondant à des normes telles que DO-254.
Vidéos
- De MATLAB à RTL optimisé en quelques minutes avec HDL Coder et Cadence Stratus HLS (42:01)
- Des algorithmes à l'implémentation sur FPGA/ASIC, avec MATLAB et Simulink (57:05)
- Solution innovante de traitement du signal GSPS avec MATLAB Simulink pour FPGA SoC (17:11)
- Développement de la prochaine génération de Lidar avec l'approche Model-Based Design (12:40)
Témoignages clients
- Renesas conçoit et implémente un cœur IP de traitement d'images pour ASIC avec l'approche Model-Based Design
- Rambus développe des blocs DSP pour ASIC en utilisant la synthèse de haut niveau avec HDL Coder
- Thales Alenia Space génère du code HDL conforme aux normes spatiales pour un processeur de communications par satellite UHF
- LG Electronics développe des phares intelligents avec un workflow de prototypage rapide
- Semtech accélère le développement de récepteurs numériques FPGA et ASIC
Début de la vérification à un stade précoce
En démarrant à des niveaux d'abstraction plus élevés avec MATLAB et Simulink, vous pouvez développer des test benches et des modèles algorithmiques étroitement alignés sur les exigences du système. Les modèles SystemVerilog DPI-C générés à partir de MATLAB et Simulink facilitent la création d'environnements de vérification RTL, tels que des environnements UVM (Universal Verification Methodology) ou des harnais de test pour les modèles SPICE®. Cela permet une vérification anticipée, en réutilisant les modèles de niveau système validés par l'équipe d'architecture. Une fois le design prêt, vous pouvez vérifier vos algorithmes par cosimulation, avec des test benches dans MATLAB ou Simulink et des designs dans des simulateurs tels que Cadence® Xcelium™, AMS, Spectre, Synopsys® VCS®, Siemens® Questa™, ou le simulateur AMD® Vivado®. Cette approche peut améliorer considérablement la productivité et réduire les délais de vérification.
Témoignages clients
- NXP Semiconductors : vérification en mode Environment-in-the-Loop des designs IC de radars automobiles
STMicroelectronics : réutilisation de composants Simulink dans les environnements de design et de vérification au niveau puce - Marvell Semiconductor, SeriaLink Systems et MathWorks (DesignCon 2022) : validation Shift-Left : permettre la validation anticipée des signaux mixtes SerDes
- Allegro Microsystems : appliquer la vérification basée sur les modèles dans le développement d'ASIC pour l'automobile
- ROHM Semiconductor : améliorer l'efficacité du développement des circuits intégrés avec l'approche Model-Based Design